JPH0469449B2

JPH0469449B2 -

Info

Publication number: JPH0469449B2
Application number: JP60145078A
Authority: JP
Inventors: Yoshihiko Watanabe; Akira Namieno; Yoshiro Aoyanagi; Toshuki Kimura; Isao Matsumoto
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1985-07-02
Filing date: 1985-07-02
Publication date: 1992-11-06
Also published as: JPS626526A

Description

【発明の詳細な説明】技術分野本発明は、PWM（パルス幅変調）駆動回路に
関し、特に駆動信号の信号レベルに応じたパルス
幅のパルス信号を生成し、このパルス信号に基づ
いて負荷をスイツチング駆動する片電源PWM駆
動回路に関する。

背景技術モータ等の負荷を駆動する１方式として、
PWM双方向スイツチング駆動方式が知られてい
る。当該駆動方式は、損失が少なくかつ消費電力
を低減できるという優れた特徴を有しており、特
にバツテリを電源とする車載用機器や携帯用機器
等におけるモータ等の負荷の駆動に有用である。

従来、PWM駆動回路としては、第１３図に示
すように、互いに同相の２つの三角波信号ａ，ｂ
を生成し、これら三角波信号をその一方ａが他方
ｂに比して直流バイアスレベルが高い状態で比較
回路１００の上限及び下限の基準入力とし、更に
駆動信号ｃを比較入力とすることにより、駆動信
号の信号レベルに応じたパルス幅でかつ負荷の駆
動方向に対応した一対のパルス信号ｄ，ｅを得、
この一対のパルス信号ｄ，ｅに基づいて負荷をス
イツチング駆動する構成のものがあつた。

かかる構成において、駆動信号ｃの信号レベル
が小なる範囲では三角波信号の先端部分を使用す
ることになる。しかし、三角波信号の生成過程に
おいて、アンプには帯域が無限大のものは無く、
三角波の先端部分にリンギングがのつたり、いわ
ゆるなまりが生じるのは避けられないので、三角
波信号の先端部分を使用しなければならない従来
回路では、特に駆動信号ｃの信号レベルが小なる
ときの入力特性のリニアリテイが悪化するという
欠点があつた。

また、PWM駆動回路を車載用機器や携帯用機
器におけるモータ等の負荷の駆動に用いる場合に
は、これら機器の電源としてはバツテリが用いら
れ、いわゆる片電源となるので、電源電圧V_CCを
１／２にし、この1/2V_CCを回路基準レベルとして回
路を構成するのが一般的である。しかし、バツテ
リを電源とした場合、電源電圧V_CCの変動が激し
く、この電源電圧の変動によつて回路基準レベル
も変動することになるので、電源電圧の変動に対
する対策が望まれる。

発明の概要本発明は、上述した点に鑑みなされたもので、
パルス信号の生成に三角波信号の直線部分のみを
利用することにより、特に駆動信号の信号レベル
が小なるときの入出力特性のリニアリテイを向上
でき、更には電源電圧の変動に対しても安定した
動作が可能なPWM駆動回路を提供することを目
的とする。

本発明によるPWM駆動回路は、ピーク値がほ
ぼ等しく互いに逆相の２相の三角波信号を生成
し、この２相の三角波信号をそれぞれ比較回路の
上限及び下限の基準入力とすることにより、駆動
信号の信号レベルに応じたパルス信号を生成する
構成のものにおいて、回路基準レベル及び駆動信
号の直流バイアスレベルを同一電源電圧の分圧に
よつて設定したことを特徴としている。

実施例以下、本発明の実施例を図に基づいて詳細に説
明する。

第１図において、第１の定電流源１は、トラン
ジスタQ₁，Q₂及び抵抗R₁、R₂からなる電流ミラ
ー回路によつて構成されている。この第１の定電
流源１と直列接続された第２の定電流源２は、互
いに並列接続されたトランジスタQ₃，Q₄と、こ
れらトランジスタQ₃，Q₄と抵抗R₃を介してベー
スが共通接続されたトランジスタQ₅及び各トラ
ンジスタのエミツタ抵抗R₄，R₅からなる電流ミ
ラー回路によつて構成されており、第１の定電流
源１の定電流値I_Oの２倍の電流値2I_Oを吸い込む
ようになつている。第１及び第２の定電流源１，
２の共通接続点、即ちトランジスタQ₂及びトラ
ンジスタQ₃，Q₄のコレクタ共通接続点と基準電
位点であるアースとの間には、蓄電手段であるコ
ンデンサC₁が接続されている。

コンデンサC₁の両端電圧は、コンパレータ
COMP₁，COMP₂からなり当該電圧レベルを監視
する比較回路３の比較入力、即ちコンパレータ
COMP₁の反転入力及びCOMP₂の非反転入力とな
る。比較回路３の上限及び下限の比較基準レベル
V_U及びV_Lは、互いに直列接続された４つの抵抗
R₅〜R₈による基準電源電圧Vrefの分圧によつて
設定されている。抵抗R₅〜R₈は更に、基準電源
電圧Vrefを略1/2に分圧し、電圧ホロア回路構成
のオペアンプOP₁を介して1/2Vrefとする。比較
回路３の２つの比較出力、即ちコンパレータ
COMP₁，COMP₂の各出力はRS−フリツプフロ
ツプ４のセツトＳ及びリセツトＲ入力となる。フ
リツプフロツプ（以下単にFFと記す）４の出
力は、トランジスタQ₆及び抵抗R₉，R₁₀からなり
第２の定電流源２の活性化・非活性化の制御をな
す制御回路５に供給される。この制御回路５は、
トランジスタQ₆がFF４の出力に応答してオン
状態となつてトランジスタQ₃，Q₄をオフ状態と
することにより、第２の定電流源２を非活性化状
態とする。

第２の定電流源２におけるエミツタ抵抗R₅の
両端電圧は電圧ホロア回路構成のオペアンプOP₂
の反転入力となつている。オペアンプOP₂は、抵
抗R₁₁，R₁₂による基準電源電圧Vrefの分圧によ
つて比較基準レベルが設定されており、その比較
出力によつて第１及び第２の定電流源１，２の定
電流値を設定する電流値設定回路６を構成してい
る。

コンデンサC₁の両端電圧は電圧ホロア回路構
成のオペアンプOP₃を介して第１相の三角波信号
φaになると共に、オペアンプOP₄及び抵抗R₁₃，
R₁₄からなるインバータ７で位相反転されて第１
相の三角波信号φaとは逆相の第２相の三角波信
号φbとなる。これら三角波信号φa，φbには、1/
２Vrefの直流バイアスが与えられる。

以上により、ピーク値がほぼ等しく互いに逆相
の２相の三角波信号φa，φbを発生する三角波生
成回路８が構成されている。かかる三角波生成回
路８では、定電流値I_Oなる第１の定電流源１と定
電流値2I_Oなる第２の定電流源２とを設け、第２
の定電流源２のオン／オフ制御によつてコンデン
サC₁を定電流にて充放電することにより、三角
波を生成する構成となつているので、当該回路８
をIC（集積回路）化する場合には、コンデンサC₁
用として端子ピンが１個（第１図における端子８
ａ）で済むという利点がある。

２相の三角波信号φa，φbはコンパレータ
COMP₃，COMP₄からなる比較回路９の上限及び
下限の比較基準入力、即ちコンパレータCOMP₃，
COMP₄の各反転入力となる。比較回路９の比較
入力、即ちコンパレータCOMP₃，COMP₄の各非
反転入力として負荷である例えばモータＭの駆動
信号が抵抗R₁₅を介して供給される。コンパレー
タCOMP₃，COMP₄の各非反転入力端には抵抗
R₁₆（R₁₅＝R₁₆）を介して基準電源電圧Vrefが印
加されており、抵抗R₁₅，R₁₆の各抵抗値が等し
く設定されていることで、駆動信号はウインドコ
ンパレータ９の比較入力となる時点で1/2Vrefに
バイアスされることになる。すなわち、駆動信号
の信号基準レベルが1/2Vrefとなる。

これにより、三角波生成回路８の回路基準レベ
ル、即ち比較回路３の比較基準レベルと駆動信号
の直流バイアスレベル（信号基準レベル）とが共
に同一の基準電源電圧Vrefの抵抗分圧によつて
設定されることになる。従つて、電源電圧の変動
があつても２相の三角波信号φa，φbと駆動信号
との相対的な信号レベルが常に一定に保たれるこ
とになるので、電源電圧の変動に拘らず常に安定
した回路動作が行なわれることになる。

コンパレータCOMP₃の比較出力はANDゲート
１０及びNORゲート１１の各一入力となり、コ
ンパレータCOMP₄の比較出力はANDゲート１０
及びNORゲート１１の各他入力となる。これに
より、ANDゲート１０及びNORゲート１１の各
出力端には、モータＭの駆動方向に対応した第１
及び第２のパルス信号が導出されることになる。

先述した駆動信号は抵抗R₁₅を介してコンパレ
ータCOMP₅の非反転入力ともなつている。コン
パレータCOMP₅は1/2Vrefを反転入力とするこ
とで、駆動信号の信号基準レベルに対する極性を
判別する極性判別手段を構成している。コンパレ
ータCOMP₅の判別出力はＤ−FF１２のデータＤ
入力とする。Ｄ−FF１２は三角波生成回路８に
おけるRS−FF４のＱ出力をトリガＴ入力とし、
そのＱ、出力はANDゲート１３，１４の各一
入力となる。ANDゲート１３，１４はANDゲー
ト１０及びNORゲート１１の各出力、即ち第１
及び第２のパルス信号をそれぞれ他入力としてお
り、Ｄ−FF１２のＱ、出力に基づいて第１及
び第２のパルス信号のうちのいずれか一方のみを
出力するゲート手段を構成している。

ANDゲート１３，１４の各出力パルスは、後
述するモータドライブ回路１８における逆起電力
吸収用ダイオードD₁，D₂の逆起電力によるエネ
ルギー損失分を補償する補償回路１５，１６に供
給される。補償回路１５において、ANDゲート
１３の出力パルスが抵抗R₁₇を介してトランジス
タQ₇のベース入力となり、このトランジスタQ₇
はコンデンサC₂と並列接続されている。コンデ
ンサC₂はトランジスタQ₇のオン時に両端が短絡
されて充電電荷が瞬時に放電され、トランジスタ
Q₇がオフになつた時点、即ちANDゲート１３の
出力パルスが消滅した時点から定電流源Iaによつ
て充電が開始される。コンデンサC₂の両端電圧
はコンパレータCOMP₆の反転入力となる。コン
パレータCOMP₆は基準電圧E_Oを非反転入力と
し、コンデンサC₂の両端電圧が基準電圧E_Oより
低いとき高レベルのパルス信号を発生する。その
結果、補償回路１５からはANDゲート１３の出
力パルスに対し、ほぼ一定のパルス幅のパルスが
追加されたパルス信号が出力されることになる。

補償回路１６も補償回路１５と同様に、抵抗
R₁₈、トランジスタQ₈、コンデンサC₃、定電流源
Ib及びコンパレータCOMP₇によつて構成されて
おり、その動作も補償回路１５と全く同じであ
る。

補償回路１５，１６の各出力パルスは、プリド
ライブ回路１７を介してモータドライブ回路１８
に供給される。モータドライブ回路１８におい
て、モータＭはPNP形トランジスタQ₉とNPN形
トランジスタQ₁₀及びPNP形トランジスタQ₁₁と
NPN形トランジスタQ₁₂の各コレクタ共通接続点
間に接続されている。トランジスタQ₉，Q₁₀，
Q₁₁，Q₁₂はパワートランジスタである。トラン
ジスタQ₉，Q₁₁の各エミツタは直接電圧V_CCに接
続され、各ベースはそれぞれ抵抗R₁₉，R₂₀を介
して電源V_CCに接続されている。一方、トランジ
スタQ₁₀，Q₁₂の各エミツタは共に接地され、各
ベースはそれぞれ抵抗R₂₁，R₂₂を介して接地さ
れると共にツエナーダイオードZD₁，ZD₂を介し
て各コレクタに接続されている。モータＭの両端
は逆起電力吸収用ダイオードD₁，D₂を介して電
源V_CCに接続されている。

プリドライブ回路１７において、補償回路１５
から供給されるパルス信号は抵抗R₂₃，R₂₄及び
トランジスタQ₁₃からなるプリドライブ段を介し
てパワートランジスタQ₉を駆動すると共に、イ
ンパータ１９で反転された後抵抗R₂₅〜R₂₇及び
トランジスタQ₁₄からなるプリドライブ段を介し
てパワートランジスタQ₁₂を駆動する。これによ
り、モータＭには図に実線で示す矢印方向の電流
が流れ、モータＭは正方向に回転駆動されること
になる。また、補償回路１５からのパルス信号は
インバータ２０を介してトランジスタQ₁₅にも供
給され、モータＭの正方向駆動の停止時に当該ト
ランジスタQ₁₅をオンせしめる。これにより、パ
ワートランジスタQ₁₂のベース・エミツタ間のト
ランジスタQ₁₅によつて短絡されるので、パワー
トランジスタQ₁₂は瞬時にオフ状態となる。この
トランジスタQ₁₅を設けた理由については、後で
詳細に説明する。トランジスタQ₁₅のベースは抵
抗R₂₈を介して電源V_CCに接続されている。

一方、補償回路１６から供給されるパルス信号
は抵抗R₂₉，R₃₀及びトランジスタQ₁₆からなるプ
リドライブ段を介してパワートランジスタQ₁₁を
駆動すると共に、インバータ２１で反転された後
抵抗R₃₁〜R₃₃及びトランジスタQ₁₇からなるプリ
ドライブ段を介してパワートランジスタQ₁₀を駆
動する。これにより、モータＭには図に破線で示
す矢印方向の電流が流れ、モータＭは逆方向に回
転駆動されることになる。また、補償回路１６か
らのパルス信号はインバータ２２を介してトラン
ジスタQ₁₈にも供給され、モータＭの逆方向駆動
の停止時に当該トランジスタQ₁₈をオンせしめ
る。これにより、パワートランジスタQ₁₀のベー
ス・エミツタ間がトランジスタQ₁₈によつて短絡
されるので、パワートランジスタQ₁₀は瞬時にオ
フ状態となる。トランジスタQ₁₈のベースは抵抗
R₃₄を介して電源V_CCに接続されている。

次に、本発明によるPWM駆動回路の回路動作
について説明する。

まず、三角波生成回路８の回路動作を第２図の
波形図を参照しつつ説明する。三角波生成回路８
において、第２の定電流源２が非活性化状態にあ
るとき、即ちトランジスタQ₆のオンによりトラ
ンジスタQ₃，Q₄がオフ状態にあるとき、コンデ
ンサC₁は第１の定電流源１から供給される定電
流により、第２図ａに示すように、一定の傾斜角
をもつて充電される。コンデンサC₁の両端電圧
が比較回路３の上限基準レベルV_Uに達するとコ
ンパレータCOMP₁が低レベルのパルスｂを発生
し、このパルスｂに応答してRS−FF４の出力
ｄが低レベルに遷移する。これにより、トランジ
スタQ₆がオフ状態となるので、第２の定電流源
２が活性化状態、即ちトランジスタQ₃，Q₄がオ
ン状態となり、第１の定電流源１の定電流の２倍
の電流の吸い込みを行なう。

その結果、それまで充電状態にあつたコンデン
サC₁は放電状態に移行し、第２図ａに示すよう
に、充電時と同じ傾斜角をもつて放電が行なわれ
る。続いて、コンデンサC₁の両端電圧が比較回
路３の下限基準レベルV_Lに達するとコンパレー
タCOMP₂が低レベルのパルスｃを発生し、この
パルスｃに応答してRS−FF４の出力ｄが高レ
ベルに遷移する。これにより、トランジスタQ₆
がオン状態となり、第２の定電流源２が非活性化
状態となるので、再びコンデンサC₁は第１の定
電流源１から供給される定電流により一定の傾斜
角をもつて充電されることになる。

このように、第１及び第２の定電流源１，２に
よる定電流にてコンデンサC₁の充放電動作が繰
り返されることにより、コンデンサC₁の両端電
圧は、第２図ｂに実線で示す如く三角波状に変化
し、オペアンプOP₃を介して第１相の三角波信号
φaとして出力され、又インバータ７で位相反転
されることにより、第２図ａに破線で示す如く第
１相の三角波信号φaとピーク値が等しくかつ逆
相の第２相の三角波信号φbとして出力されるこ
とになる。この２相の三角波信号φa，φbは比較
回路９の基準入力となる。

比較回路９の比較入力としては、1/2Vrefの信
号基準レベルを有するモータＭの駆動信号が供給
される。ここで、モータＭが例えばコンパクトデ
イスクを回転駆動するスピンドルモータである場
合には、デイスクからの再生同期信号と基準同期
信号との比較によつて得られるエラー信号が上記
駆動信号となり、このエラー信号に基づいてスピ
ンドルモータの駆動制御が行なわれることにな
る。これがいわゆるスピンドルサーボである。

第３図において、２相の三角波信号φa，φbの
クロス点が1/2Vrefレベルとなつており、この1/
２Vrefレベルに対して駆動信号の信号レベルが高
い場合及び低い場合のPWM動作について以下に
説明する。

比較回路９において、まず、駆動信号の信号レ
ベルが図ａに一点鎖線で示す如く1/2Vrefレベル
より高い場合には、コンパレータCOMP₃の出力
ｂは駆動信号の信号レベルに対し第１相の三角波
信号φaの信号レベルが低くなつた時点t₁で低レベ
ルから高レベルに遷移し、三角波信号φaの信号
レベルが駆動信号の信号レベルを越える時点t₄ま
で高レベルを維持する。また、コンパレータ
COMP₄の出力ｃは、第２相の三角波信号φbの信
号レベルが駆動信号の信号レベルを越えた時点t₂
で高レベルから低レベルに遷移し、駆動信号の信
号レベルより低くなつた時点t₃で再び高レベルに
遷移する。

一方、駆動信号の信号レベルが図ａに二点鎖線
で示す如く1/2Vrefレベルより低くかつ例えば上
記の場合と同一の絶対値レベルを有する場合に
は、コンパレータCOMP₃の出力ｄは第１相の三
角波信号φaの信号レベルが駆動信号の信号レベ
ルの越えた時点t₂で低レベルから高レベルに遷移
し、三角波信号φaの信号レベルが駆動信号の信
号レベルを越える時点t₃まで高レベルを維持す
る。また、コンパレータCOMP₄の出力ｅは、第
２相の三角波信号φbの信号レベルが駆動信号の
信号レベルを越えた時点t₁で高レベルから低レベ
ルに遷移し、駆動信号の信号レベルより低くなつ
た時点t₄で再び高レベルに遷移する。

コンパレータCOMP₃，COMP₄の各出力は
ANDゲート１０及びNORゲート１１の２入力と
なつており、ANDゲート１０は２入力が共に高
レベルのとき、即ち駆動信号の信号レベルが1/2
Vrefレベルより高いとき高レベルのパルスｆを
出力し、NORゲート１１は２入力が共に低レベ
ルのとき、即ち駆動信号の信号レベルが1/2Vref
レベルより低いとき高レベルのパルスｇを出力す
る。従つて、ANDゲート１０及びNORゲート１
１はモータＭの駆動方向に対応したパルス信号
ｆ，ｇを出力することになる。なお、ここでは駆
動信号の信号レベルが一定の場合について説明し
たので、パルス信号ｆ，ｇのパルス幅が一定とな
つているが、このパルス幅が駆動信号の信号レベ
ルに応じて変化することは容易に理解できる。

このように、ピーク値が等しくかつ互いに逆相
の２相の三角波信号φa，φbを生成し、この２相
の三角波信号φa，φbの直線部分を用いてPWM
動作を行なうことにより、たとえ三角波の先端部
分にリンギングがのつたり、いわゆるなまりが生
じていても、駆動信号の信号レベルが小なるとき
のリニアリテイの悪化は全くないのである。

ここで、基準電源電圧Vrefが変動した場合、
PWMによつて生成されるパルス信号のパルス幅
が変化し、このパルス信号による駆動電力が電源
電圧の変動に応じて変化してしまうことになる。
すなわち、第４図Ａに示すように、駆動信号があ
る信号レベルのときのパルス信号のパルス幅を
T_Oとすると、このパルス信号による駆動電力は、
そのパルス幅T_Oとドライブ電圧V_D（基準電源電圧
Vref）の積で定義されるので、電源電圧の変動
によりドライブ電圧V_Dは例えば1/2になつた場
合、駆動電力も斜線で示す如く1/2になつてしま
うことになる。

ところが、三角波生成回路８においては、第１
及び第２の定電流源１，２の定電流値を設定する
電流値設定回路６の比較基準レベルが抵抗R₁₁，
R₁₂による基準電源電圧Vrefの分圧によつて設定
されており、当該基準レベルも電源電圧の変動に
応じて変動することになるので、電流値設定回路
６は電源電圧の変動に応じて第１及び第２の定電
流源１，２の定電流値を制御できることになる。
その結果、第４図Ｂに示すように、三角波の傾斜
角が変化することになる。一方、比較回路３の上
限及び下限の比較基準レベルV_U，V_Lも抵抗R₅〜
R₈による基準電源電圧Vrefの分圧によつて設定
されているので、基準電源電圧Vrefが1/2になれ
ば、上限及び下限の比較基準レベルV_U，V_Lも1/2
になり、その結果三角波のピーク値V_Pが第４図
Ｂに示す如く電源変動前の1/2になる。従つて、
三角波の繰返し周期が電源変動前と変動後で同じ
になるように三角波の傾斜角を設定することによ
り、変動前の２倍（2T_O）のパルス幅を有するパ
ルス信号が生成されることになるので、ドライブ
電圧V_Dが1/2になつてもパルス信号による駆動電
力は電源変動前と同じになる。

すなわち、三角波生成回路８においては、三角
波のピーク値及び傾斜角を電源電圧の変動に応じ
て制御することにより、パルス信号による駆動電
力を基準電源電圧Vrefの変動に拘らず常に一定
にできるのである。なお、三角波の傾斜角は第１
及び第２の定電流源１，２の定電流値及びコンデ
ンサC₁の容量によつて決定される。

再び第１図において、今、駆動信号の信号レベ
ルが第５図ａに一点鎖線で示す如く変化したとす
ると、その駆動信号の極性及び信号レベルに応じ
たパルス幅の２つのパルス信号ｂ，ｃがANDゲ
ート１０及びNORゲート１１から出力され、そ
れぞれANDゲート１３，１４の各一入力となる。
駆動信号はコンパレータCOMP₅の比較入力とも
なつて、信号基準レベル1/2Vrefに対する極性が
判別される。このコンパレータCOMP₅の比較出
力ｄをデータ入力とするＤ−FF１２は、三角波
生成回路８におけるRS−FF４のＱ出力ｅをトリ
ガ入力としており、当該Ｑ出力ｅの立下がりのタ
イミングでＱ、出力ｆ，ｇを発生する。この
Ｑ、出力ｆ，ｇはゲート制御信号としてAND
ゲート１３，１４に供給される。

なお、上記実施例では、RS−FF４のＱ出力ｅ
を直接Ｄ−FF１２のトリガ入力としていたが、
Ｑ出力ｅの立上り及び立下りのタイミングでパル
スを発生するパルス発生器を介してＤ−FF１２
のトリガ入力とすることも可能である。これによ
れば、極性判別の周期が1/2となり、分解能を２
倍にできるようになる。

Ｄ−FF１２のＱ、出力ｆ，ｇはモータＭの
駆動方向を決定する制御信号となり、例えば駆動
信号の信号レベルが小さくかつその極性が正から
負に変るタイミングでNORゲート１１から第５
図ｃに示す如く瞬時に発生した逆方向駆動のパル
ス信号（第１番目のパルス）に対しては、その発
生時点では出力ｇが低レベルにあるので、
ANDゲート１４はその出力を禁止する動作をな
す。この禁止する理由について以下に説明する。

今、駆動信号の信号レベルが小さくかつその極
性が正から負に変わるタイミングで、NORゲー
ト１１から第５図ｃに示す如く瞬時に逆方向駆動
のパルス信号が発生した場合を考えるに、モータ
ドライブ回路１８では、第５図ｂに示すパルス信
号に応答してトランジスタQ₉，Q₁₂がオン状態と
なり、モータＭを正方向に駆動しているのである
が、第５図ｃに示す逆方向駆動のパルス信号が発
生することで、トランジスタQ₉，Q₁₂がオフ状態
となり、トランジスタQ₁₁，Q₁₀がオン状態とな
つてモータＭを逆方向に駆動しようとする。

ここで、トランジスタには一般に、第６図に示
す如くベース・エミツタ間に容量C_Oが存在する
ことにより、駆動パルスａに応答してオン状態に
あるトランジスタがパルスａの消滅時点からオフ
状態に移行するまでにt_OFFなるデイレー時間を要
する特性を有している。従つて、上述のように、
第５図ｃに示す逆方向駆動のパルス信号が発生す
ることで、トランジスタQ₉，Q₁₂がオフ状態とな
り、トランジスタQ₁₁，Q₁₀がオン状態となるは
ずなのであるが、上記デイレー時間t_OFFによつて
トランジスタQ₁₂が瞬時にオフ状態になり得な
く、一時的にトランジスタQ₁₁と同時にオン状態
となる期間が生じることになるので、トランジス
タQ₁₁，Q₁₂に大電流が流れ当該トランジスタが
破壊に至る場合が生じることになる。

ところが、本PWM駆動回路では、ANDゲー
ト１３，１４を設け、これらゲート１３，１４を
駆動信号の信号基準レベルに対する極性判別結果
に基づいて制御するようにしたので、上記の例の
場合には、第５図ｃに示す逆方向駆動のパルス信
号の出力をＤ−FF１２の出力ｇに応答して
ANDゲート１４で禁止できるから、トランジス
タQ₁₂がトランジスタQ₁₁と同時にオン状態とな
ることはないのである。

また、パワートランジスタQ₁₂，Q₁₀のデイレ
ー時間t_OFFを小さくするために、プリドライブ回
路１７にはトランジスタQ₁₅及びQ₁₈が設けられ
ている。これらトランジスタQ₁₅，Q₁₈はパワー
トランジスタQ₁₂，Q₁₀の駆動パルスの消滅に応
答して瞬時にオン状態となり、これらトランジス
タQ₁₂，Q₁₀のベース・エミツタ間を短絡するこ
とにより上記デイレー時間t_OFFを短縮できるので
ある。トランジスタのデイレー時間t_OFFは一般に
１〜2μsec位であるが、トランジスタQ₁₅及びQ₁₈
を設けたことによつて約1/10、即ち100nsec程度
に短縮が可能となる。

上述したパワートランジスタの同時ON防止の
ための他の実施例を第７図に示す。本図におい
て、先述した如くモータＭの駆動方向に対応した
第１及び第２のパルス信号ａがANDゲート１０
及びNORゲート１１から出力され、これらパル
ス信号はそれぞれ遅延回路２３，２４で所定時間
τ_Oだけ遅延される。これら遅延出力ｂはそれぞれ
３ステートバツフア２５，２６に供給される。ま
た、第１及び第２のパルス信号ａはワンシヨツト
マルチバイブレータ２７，２８にもそれぞれ供給
される。ワンシヨツトラムチバイブレータ２７，
２８は第１及び第２のパルス信号の発生時点から
その消滅後一定時間、好ましくは遅延回路２３，
２４の遅延時間τ_Oの２倍の時間（2τ_O）だけ経過
するまでの間低レベルの出力ｃを発生し、バツフ
ア２６，２５に供給して遅延回路２４，２３から
出力される第２及び第１のパルス信号の次段への
供給を禁止する。

第８図は第７図の回路の動作波形図であり、図
中ａ〜ｃは第７図の各部信号ａ〜ｃの各波形をそ
れぞれ対応して示している。この波形図を参照し
て第７図の回路動作を例えばANDゲート１０側
に関して説明するならば、パルス信号ａは遅延回
路２３で時間τ_Oだけ遅延されてモータＭの駆動パ
ルスｂとなるのであるが、このときワンシヨツト
マルチバイブレータ２７から出力される低レベル
の禁止信号ｃに応答してバツフア２６が他方の駆
動パルスの出力ラインを遮断状態とする。これに
より、駆動パルスｂの発生前及び発生後の一定期
間（時間τ_O）の間他方の駆動パルスの出力が禁止
されることになるので、時間τ_Oを先述したパワー
トランジスタQ₁₂，Q₁₀のデイレー時間t_OFFよりも
長く設定することにより、パワートランジスタ
Q₉とQ₁₀（又はQ₁₁とQ₁₂）が同時にオン状態とな
ることはないのである。

なお、先述したように、トランジスタのデイレ
ー時間t_OFFは一般に１〜2μsec位であるから、時
間τ_Oを5μsec程度に設定するのが望ましい。

第１図において、ANDゲート１３，１４から
出力されるモータＭの駆動方向に対応した第１及
び第２のパルス信号は補償回路１５，１６にそれ
ぞれ供給される。これら補償回路１５，１６はモ
ータドライブ回路１８における逆起電力吸収用ダ
イオードD₁，D₂でのエネルギー損失分を補償す
るためのものである。逆起電力吸収用ダイオード
D₁，D₂でのエネルギー損失はほぼ一定であり、
パルス信号のパルス幅が大きいときには無視し得
る程度のものであるが、パルス幅が小さいときは
損失の比率が大きくなつてくる。従つて、第９図
に破線で示すように、パルス信号のパルス幅が小
なる領域でゲインが低下することになるので、パ
ルス幅が小さいときは逆起電力吸収用ダイオード
D₁，D₂でのエネルギー損失分を補償してやれば
良いのである。

ここで、補償回路１５の回路動作について第１
０図の波形図を参照しつつ説明するならば、コン
デンサC₂は定電流源Iaにより定電流にて充電され
ており、入力パルスａに応答してトランジスタ
Q₇がオン状態となることによつてコンデンサC₂
の充電電荷が瞬時に放電され、入力パルスａが消
滅した時点から再びコンデンサC₂は定電流にて
充電される。従つて、コンデンサC₂の両端電圧
は第１０図ｂに示す如く変化する。この両端電圧
ｂはコンパレータCOMP₆で基準電圧E_Oと比較さ
れ、その結果コンパレータCOMP₇の出力端には
入力パルスａの発生時からその消滅後一定時間
Taだけ経過するまでの時間のパルス幅を有する
パルス信号ｃが得られることになる。すなわち、
入力パルスａに対して一定のパルス幅Taが追加
されたことになり、この追加されたパルス幅Ta
分に相当するエネルギーによつて逆起電力吸収用
ダイオードD₁，D₂でのエネルギー損失分を補償
できるのである。

第１１図には補償回路１５，１６の入出力特
性、即ち入力パルスのパルス幅と追加されるパル
ス幅との関係が示されており、コンデンサC₂の
両端電圧がコンパレータCOMP₇の基準電圧E_Oま
で低下し得ない程度の入力パルスがパルス幅領域
ではパルス幅の追加はなく、基準電圧E_O以下
零レベルになるまでの領域では追加パルス幅が
比例的に変化し、零レベルに達した以降の領域
では追加されるパルス幅が固定幅となる。すなわ
ち、入力パルスのパルス幅が極めて小さい領域
、ではパルス幅の追加が無かつたり、追加パ
ルス幅が比例的に変化するが、これは入力パルス
の立上り及び立下りが急峻ではなく実際にはなだ
らかであることに起因するものであり、その結果
領域の範囲では第９図の実線で示す如くゲイン
を向上できることになる。

補償回路１５，１６としては、上記実施例の構
成のものに限定されることなく、例えば第１２図
に示すように、入力パルスの立上りエツジに応答
して一定のパルス幅Tbを有するパルス信号を発
生するパルス発生回路２９と、このパルス発生回
路２９の出力パルスと入力パルスとの論理和をと
るORゲート３０とからなる構成のものであつて
も良い。かかる構成においては、入力パルスのパ
ルス幅が上記パルス幅Tbより小なるときには、
常時当該パルス幅Tbを有するパルス信号がORゲ
ート３０から出力されることにより、入力パルス
のパルス幅が小さいときの逆起電力吸収用ダイオ
ードD₁，D₂でのエネルギー損失分の補償が行な
われ、入力パルスのパルス幅が上記パルス幅Tb
より大なるときには入力パルスに対するパルス幅
の変更は行なわれない。

なお、上記実施例では、コンパクトデイスクを
回転駆動するスピンドルモータの駆動回路に適用
した場合について説明したが、これに限定される
ものではなく、ピツクアツプを駆動するキヤリツ
ジモータ、ピツクアツプにおける情報読取光のフ
オーカスやトラツキングの制御をなすフオーカス
アクチユエータやトラツキングアクチユエータの
駆動回路にも適用可能であり、又コンパクトデイ
スクプレーヤのみならず種々の機器における各種
負荷の駆動回路にも広く適用できるものである。

発明の効果以上説明したように、本発明によるPWM駆動
回路によれば、負荷を駆動するパルス信号の生成
に三角波信号の直線部分のみを利用する構成とな
つているので、三角波の先端部分にリンキングが
のつたり、なまりが生じていてもこれらの影響を
全く受けることなく、特に駆動信号の信号レベル
が小なるときの入出力特性のリニアリテイを向上
できることになる。

また、回路基準レベル及び駆動信号の直流バイ
アスレベルを同一電源電圧の分圧によつて設定し
たので、片電源において電源電圧が変動しても、
パルス信号生成段において三角波信号と駆動信号
との相対的な信号レベルが常に一定に保たれるこ
とになり、電源電圧の変動に拘らず常に安定した
回路動作が行なわれることになる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２
図は第１図における三角波生成回路の回路動作を
説明するための各部波形図、第３図はPWM動作
による負荷の駆動方向に対応した２つのパルス信
号の生成動作を説明するための各部波形図、第４
図Ａ，Ｂは電源電圧の変動に対応して三角波の傾
斜角及びピーク値を変化せしめる動作を説明する
ための波形図、第５図はトランジスタのt_OFFデイ
レー時間に起因するドライブ段のパワートランジ
スタの同時ON防止回路の回路動作を説明するた
めの各部波形図、第６図はトランジスタのt_OFFデ
イレー時間について説明するための図、第７図は
同時ON防止回路の他の実施例を示すブロツク
図、第８図は第７図の回路動作を説明するための
各部波形図、第９図は逆起電力吸収用ダイオード
の逆起電力によるエネルギー損失に起因するゲイ
ンの変化を示す図、第１０図は逆起電力吸収用ダ
イオードでの逆起電力によるエネルギー損失分を
補償する補償回路の回路動作を説明するための波
形図、第１１図はかかる補償回路の入出力特性を
示す図、第１２図はかかる補償回路の他の実施例
を示すブロツク図、第１３図は従来例及びその動
作を説明するための図である。主要部分の符号の説明、１……第１の定電流
源、２……第２の定電流源、３，９……比較回
路、８……三角波生成回路、１５，１６……補償
回路、１７……プリドライブ回路、１８……モー
タドライブ回路。

Claims

【特許請求の範囲】１片電源により所定の基準電源電圧が供給され
駆動信号の信号レベルに応じたパルス幅のパルス
信号を生成し、このパルス信号に基づいて負荷を
スイツチング駆動するPWM（パルス幅変調）駆
動回路であつて、ピーク値がほぼ等しく互いに逆
相の２相の三角波信号を発生する三角波生成回路
と、前記２相の三角波信号をそれぞれ上限及び下
限の基準入力としかつ前記駆動信号を比較入力と
する第１の比較回路とを備え、前記比較回路の出
力に基づいて前記パルス信号を生成し、前記三角
波生成回路の回路基準レベル及び前記駆動信号の
直流バイアスレベルは、共に前記基準電源電圧の
分圧によつて設定されたことを特徴とするPWM
駆動回路。２前記三角波生成回路は、第１の定電流源と、
前記第１の定電流源と直列接続されかつ前記第１
の定電流源の２倍の電流を吸い込む第２の定電流
源と、前記第１及び第２の定電流源の共通接続点
と基準電位点との間に接続された蓄電手段と、前
記蓄電手段の出力レベルを監視する第２の比較回
路と、前記第２の比較回路の出力に基づいて前記
第２の定電流源の活性化・非活性化の制御をなす
制御手段とを有し、前記第２の比較回路の比較基
準レベルが前記回路基準レベルとなることを特徴
とする特許請求の範囲第１項記載のPWM駆動回
路。