JPH0469451B2 - - Google Patents
Info
- Publication number
- JPH0469451B2 JPH0469451B2 JP59214220A JP21422084A JPH0469451B2 JP H0469451 B2 JPH0469451 B2 JP H0469451B2 JP 59214220 A JP59214220 A JP 59214220A JP 21422084 A JP21422084 A JP 21422084A JP H0469451 B2 JPH0469451 B2 JP H0469451B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- flip
- outputs
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、所定の電圧信号をこれと対応する
周波数信号に変換する、いわゆる電圧／周波数変
換回路に関する。
周波数信号に変換する、いわゆる電圧／周波数変
換回路に関する。
従来、この種の電圧／周波数変換回路として
は、所定の集積回路とCR回路とを組み合わせ、
CR回路の充放電々流を利用して周波数信号を発
生させるタイプのものが良く用いられる。
は、所定の集積回路とCR回路とを組み合わせ、
CR回路の充放電々流を利用して周波数信号を発
生させるタイプのものが良く用いられる。
しかしながら、CR回路に用いられるコンデン
サは素子のバラツキによつて容量に誤差があるた
め、安定かつ正確な周波数信号が得られず、した
がつて、CRの調整が別途必要になるという問題
点を有している。
サは素子のバラツキによつて容量に誤差があるた
め、安定かつ正確な周波数信号が得られず、した
がつて、CRの調整が別途必要になるという問題
点を有している。
水晶発振器の如く安定なクロツク信号を発生す
る発振器と、このクロツク信号を分周する分周器
と、分周器出力と所定の位相関係にある出力を出
力するフリツプフロツプとを設け、変換すべき電
圧信号に応じて分周器およびフリツプフロツプか
らの各出力を合成することによつて安定化および
高精度化を図り、調整を不要ならしめるようにし
たものである。
る発振器と、このクロツク信号を分周する分周器
と、分周器出力と所定の位相関係にある出力を出
力するフリツプフロツプとを設け、変換すべき電
圧信号に応じて分周器およびフリツプフロツプか
らの各出力を合成することによつて安定化および
高精度化を図り、調整を不要ならしめるようにし
たものである。
第１図はこの発明の実施例を示すブロツク図、
第１Ａ図は第１図の一部を詳細に示す詳細構成
図、第２図は第１図の動作を説明するためのタイ
ミング波形図である。第１図において、１は水晶
発振器の如く安定したクロツク信号を発生する発
振器、２は多段カウンタからなる分周器、３はフ
リツプフロツプ（群）、４は調節器（PI調節器
等）、５はアナログ／デイジタル（Ａ／Ｄ）変換
器、６はセレクタ、７は分周器、８はインバータ
ゲート、９は加算器である。
第１Ａ図は第１図の一部を詳細に示す詳細構成
図、第２図は第１図の動作を説明するためのタイ
ミング波形図である。第１図において、１は水晶
発振器の如く安定したクロツク信号を発生する発
振器、２は多段カウンタからなる分周器、３はフ
リツプフロツプ（群）、４は調節器（PI調節器
等）、５はアナログ／デイジタル（Ａ／Ｄ）変換
器、６はセレクタ、７は分周器、８はインバータ
ゲート、９は加算器である。
調節器４には、或る制御量の検出値と設定値と
の偏差が加算器９を介して与えられる。調節器４
はこの制御偏差を零にすべく所定の演算をして、
それに対応した操作出力を出す。この出力はＡ／
Ｄ変換器５によつて対応するデイジタル量に変換
され、セレクタ６へ与えられる。
の偏差が加算器９を介して与えられる。調節器４
はこの制御偏差を零にすべく所定の演算をして、
それに対応した操作出力を出す。この出力はＡ／
Ｄ変換器５によつて対応するデイジタル量に変換
され、セレクタ６へ与えられる。
一方、発振器１からのクロツク信号CLは分周
器２によつて分周される。このとき、分周器２が
第１Ａ図の如き８ビツトのカウンタからなるもの
とし、クロツク信号CLの周波数をｆとすると、
各段の出力Ｑ１，Ｑ２，Ｑ３…Ｑ８からはそれぞ
れｆ／２、ｆ／４、ｆ／８…ｆ／256の周波数を
もつパルス出力が得られる。フリツプフロツプ３
は例えばマスタスレーブフリツプフロツプからな
り、カウンタ２の各出力段に対応する数だけ設け
られるが、第１Ａ図ではこれらが１つにまとめら
れて示されている。フリツプフロツプ３のクロツ
ク端子CKには、クロツク信号CLがインバータゲ
ート８を介して導入され、したがつてフリツプフ
ロツプ３はクロツク信号CLに対して半サイクル
遅れで動作する。また、フリツプフロツプ３から
は、その反転出力１，２，３…８が導き
出されているので、カウンタ２の出力に対して逆
相でかつクロツクの半サイクル分だけ遅れた出力
が取り出されることになる。このフリツプフロツ
プ３の出力および分周器２の出力はセレクタ６に
与えられ、こゝで適宜に合成される。このセレク
タ６は第１Ａ図に詳しく示されるように、分周器
２、フリツプフロツプ３およびＡ／Ｄ変換器５の
各出力段数に応じた数のアンドゲート６１と１つ
のオアゲート６２から構成され、アンドゲート６
１の各々には上から順に分周器２のＱ１，Ｑ２…
Ｑ８出力と、フリツプフロツウ３６１，２…
Ｑ８出力と、Ａ／Ｄ変換器のＤ１〜Ｄ８からなる
８ビツトのデータとが導かれている。
器２によつて分周される。このとき、分周器２が
第１Ａ図の如き８ビツトのカウンタからなるもの
とし、クロツク信号CLの周波数をｆとすると、
各段の出力Ｑ１，Ｑ２，Ｑ３…Ｑ８からはそれぞ
れｆ／２、ｆ／４、ｆ／８…ｆ／256の周波数を
もつパルス出力が得られる。フリツプフロツプ３
は例えばマスタスレーブフリツプフロツプからな
り、カウンタ２の各出力段に対応する数だけ設け
られるが、第１Ａ図ではこれらが１つにまとめら
れて示されている。フリツプフロツプ３のクロツ
ク端子CKには、クロツク信号CLがインバータゲ
ート８を介して導入され、したがつてフリツプフ
ロツプ３はクロツク信号CLに対して半サイクル
遅れで動作する。また、フリツプフロツプ３から
は、その反転出力１，２，３…８が導き
出されているので、カウンタ２の出力に対して逆
相でかつクロツクの半サイクル分だけ遅れた出力
が取り出されることになる。このフリツプフロツ
プ３の出力および分周器２の出力はセレクタ６に
与えられ、こゝで適宜に合成される。このセレク
タ６は第１Ａ図に詳しく示されるように、分周器
２、フリツプフロツプ３およびＡ／Ｄ変換器５の
各出力段数に応じた数のアンドゲート６１と１つ
のオアゲート６２から構成され、アンドゲート６
１の各々には上から順に分周器２のＱ１，Ｑ２…
Ｑ８出力と、フリツプフロツウ３６１，２…
Ｑ８出力と、Ａ／Ｄ変換器のＤ１〜Ｄ８からなる
８ビツトのデータとが導かれている。
したがつて、変換すべきアナログ電圧に応じて
Ａ／Ｄ変換器５からＤ１〜Ｄ８出力の少なくとも
１つが得られるので、それと対応するアンドゲー
ト６１により分周器２およびフリツプフロツプ３
の出力が選択され、オアゲート６２を介して取り
出されることになる。
Ａ／Ｄ変換器５からＤ１〜Ｄ８出力の少なくとも
１つが得られるので、それと対応するアンドゲー
ト６１により分周器２およびフリツプフロツプ３
の出力が選択され、オアゲート６２を介して取り
出されることになる。
以上の動作を示すのが第２図で、同図イは発振
器１の出力、すなわちクロツク信号を、同図ロは
分周器２のＱ１出力を、また同図ハはフリツプフ
ロツプ３の１出力をそれぞれ示している。同図
ニはＱ１出力と１出力との論理積信号であり、
したがつて、Ａ／Ｄ変換器５からＤ１出力が得ら
れたとき、アンドゲート６１を介してｆ／２なる
周波数信号が取り出される。以下、同様にして
ホ，ヘ，トによりｆ／４、チ，リ，ヌによりｆ／
８、ル，オ，ワによりｆ／16、さらにカ，ヨ，タ
によりｆ／32なる周波数信号がそれぞれ取り出さ
れることがわかる。なお、ｆ／64、ｆ／128およ
びｆ／256なる周波数信号については、省略され
ている。したがつて、例えばＡ／Ｄ変換器５から
Ｄ１，Ｄ３，Ｄ４出力が得られたものとすると、
ニ，ヌおよびワ、すなわちｆ／２、ｆ／８および
ｆ／16の周波数信号が取り出され、これがオアゲ
ート６２により合成されてレの如き出力、つま
り、（ｆ／２＋ｆ／８＋ｆ／16）＝11／16×ｆなる
周波数信号が得られることになる。すなわち、８
ビツトのカウンタからなる分周器と、上述の如く
動作するフリツプフロツプ群と、セレクタとを設
けることによりｆ／23ずつの刻みで（23−１）個
の周波数信号を得ることができるものである。し
たがつて、ビツト数の増やすことによつてより一
層高精度の周波数信号を得ることが可能である。
器１の出力、すなわちクロツク信号を、同図ロは
分周器２のＱ１出力を、また同図ハはフリツプフ
ロツプ３の１出力をそれぞれ示している。同図
ニはＱ１出力と１出力との論理積信号であり、
したがつて、Ａ／Ｄ変換器５からＤ１出力が得ら
れたとき、アンドゲート６１を介してｆ／２なる
周波数信号が取り出される。以下、同様にして
ホ，ヘ，トによりｆ／４、チ，リ，ヌによりｆ／
８、ル，オ，ワによりｆ／16、さらにカ，ヨ，タ
によりｆ／32なる周波数信号がそれぞれ取り出さ
れることがわかる。なお、ｆ／64、ｆ／128およ
びｆ／256なる周波数信号については、省略され
ている。したがつて、例えばＡ／Ｄ変換器５から
Ｄ１，Ｄ３，Ｄ４出力が得られたものとすると、
ニ，ヌおよびワ、すなわちｆ／２、ｆ／８および
ｆ／16の周波数信号が取り出され、これがオアゲ
ート６２により合成されてレの如き出力、つま
り、（ｆ／２＋ｆ／８＋ｆ／16）＝11／16×ｆなる
周波数信号が得られることになる。すなわち、８
ビツトのカウンタからなる分周器と、上述の如く
動作するフリツプフロツプ群と、セレクタとを設
けることによりｆ／23ずつの刻みで（23−１）個
の周波数信号を得ることができるものである。し
たがつて、ビツト数の増やすことによつてより一
層高精度の周波数信号を得ることが可能である。
なお、上記ではフリツプフロツプとしてマスタ
スレープ形のものを想定したが、少なくとも基準
クロツクの半サイクル遅れで動作するタイプのも
のなら、如何なる形式のものを用いてもよいこと
は云う迄もない。また、上記Ａ／Ｄ変換器の出力
を適宜に導出する手段を付加することにより、こ
のＡ／Ｄ変換器を他の回路または装置との間で時
分割的に使用すること（マルチプレツクス化）が
可能である。
スレープ形のものを想定したが、少なくとも基準
クロツクの半サイクル遅れで動作するタイプのも
のなら、如何なる形式のものを用いてもよいこと
は云う迄もない。また、上記Ａ／Ｄ変換器の出力
を適宜に導出する手段を付加することにより、こ
のＡ／Ｄ変換器を他の回路または装置との間で時
分割的に使用すること（マルチプレツクス化）が
可能である。
この発明によれば、所定アナログ電圧をデイジ
タル化した信号により、発振器出力を個々に分周
した分周出力を適宜に選択、合成して周波数信号
を得るようにしたので、高精度で安定な電圧／周
波数変換が可能となり、調整が不要となる利点が
もたらされるものである。
タル化した信号により、発振器出力を個々に分周
した分周出力を適宜に選択、合成して周波数信号
を得るようにしたので、高精度で安定な電圧／周
波数変換が可能となり、調整が不要となる利点が
もたらされるものである。
第１図はこの発明の実施例を示すブロツク図、
第１Ａ図は第１図の一部を詳細に示す詳細構成
図、第２図は第１図の動作を説明するためのタイ
ミング波形図である。 符号説明、１……発振器、２，７……分周器、
３……フリツプフロツプ、４……調節器、５……
アナログ／デイジタル（Ａ／Ｄ）変換器、６……
セレクタ、８……インバータゲート、９……加算
器、６１……アンドゲート、６２……オアゲー
ト。
第１Ａ図は第１図の一部を詳細に示す詳細構成
図、第２図は第１図の動作を説明するためのタイ
ミング波形図である。 符号説明、１……発振器、２，７……分周器、
３……フリツプフロツプ、４……調節器、５……
アナログ／デイジタル（Ａ／Ｄ）変換器、６……
セレクタ、８……インバータゲート、９……加算
器、６１……アンドゲート、６２……オアゲー
ト。
Claims (1)
- 【特許請求の範囲】 １ 入力アナログ電圧をＫビツト（但し、Ｋは複
数を表わす）のデイジタル信号に変換して出力す
るＡ／Ｄ変換器と、クロツク発振器と、 該発振器からのクロツクをカウントするカウン
タＫ個を、Ｋ段にわたり縦続接続しておき、各カ
ウンタ段の出力側から当該段に対応したクロツク
分周出力を取り出すようにした分周器と、 前記分周器を構成する各カウンタ段からの各分
周出力を入力され、クロツクの半サイクル分だけ
遅延させて出力する各カウンタ段対応のフリツプ
フロツプから成るフリツプフロツプ群と、 前記各カウンタ段からの分周出力と各カウンタ
段対応の前記各フリツプフロツプの出力との論理
積をとつて出力するＫ個のAND回路と、 前記Ａ／Ｄ変換器の出力であるＫビツトの各々
のビツトに前記Ｋ個のAND回路を対応させてお
き、各ビツトが特定の論理値であるとき、当該ビ
ツトに対応するAND回路の出力を選択し、選択
された各AND回路の出力を合成することにより、
前記入力アナログ電圧に対応する周波数信号とし
て出力する選択合成回路と、 から成ることを特徴とする電圧／周波数変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214220A JPS6193717A (ja) | 1984-10-15 | 1984-10-15 | 電圧／周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214220A JPS6193717A (ja) | 1984-10-15 | 1984-10-15 | 電圧／周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193717A JPS6193717A (ja) | 1986-05-12 |
| JPH0469451B2 true JPH0469451B2 (ja) | 1992-11-06 |
Family
ID=16652197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59214220A Granted JPS6193717A (ja) | 1984-10-15 | 1984-10-15 | 電圧／周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193717A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5915535B2 (ja) * | 1978-01-17 | 1984-04-10 | 株式会社精工舎 | 周波数補正装置 |
| JPS58206285A (ja) * | 1982-05-26 | 1983-12-01 | Toshiba Corp | 位相同期回路 |
-
1984
- 1984-10-15 JP JP59214220A patent/JPS6193717A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6193717A (ja) | 1986-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2959372B2 (ja) | クロック生成回路 | |
| JPH0519892A (ja) | 可変クロツク分周回路 | |
| US4845727A (en) | Divider circuit | |
| US5214682A (en) | High resolution digitally controlled oscillator | |
| JPS6260853B2 (ja) | ||
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| US4494243A (en) | Frequency divider presettable to fractional divisors | |
| JPH0469451B2 (ja) | ||
| JP2530663B2 (ja) | 分周回路 | |
| JPH03171820A (ja) | ２ｎ―１分周回路 | |
| JPH0321119A (ja) | Ｐｌｌ回路 | |
| WO1986007219A1 (en) | Phase modulators | |
| GB2217127A (en) | Direct frequency synthesiser | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JP2621205B2 (ja) | 分周回路 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JPS61131612A (ja) | クロツクパルス作成回路 | |
| JPH0528830Y2 (ja) | ||
| JPH04142116A (ja) | 可変分周器 | |
| JPS63290409A (ja) | 分周回路 | |
| JP2594571B2 (ja) | 遅延回路 | |
| JPH03758Y2 (ja) | ||
| JPH01255319A (ja) | パルススワロー式分周器の分周比切換回路 | |
| JPS63202129A (ja) | 同期式発振回路 |