JPH0470000U - - Google Patents

Info

Publication number
JPH0470000U
JPH0470000U JP11284890U JP11284890U JPH0470000U JP H0470000 U JPH0470000 U JP H0470000U JP 11284890 U JP11284890 U JP 11284890U JP 11284890 U JP11284890 U JP 11284890U JP H0470000 U JPH0470000 U JP H0470000U
Authority
JP
Japan
Prior art keywords
attenuation
buffer circuit
section
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11284890U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11284890U priority Critical patent/JPH0470000U/ja
Publication of JPH0470000U publication Critical patent/JPH0470000U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Attenuators (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【図面の簡単な説明】
第１図は、本考案の一実施例を示す回路図、第
２図はバランス調整回路を示す回路図、第３図は
それに用いられている従来の信号減衰回路を示す
回路図、第４図は従来のアツプダウンカウンタ及
びデコーダの一例を示す回路図、第５図は本考案
のアツプダウンカウンタ及びデコーダの説明に供
する為の回路図、及び第６図は制御信号と減衰量
の関係を示す回路図である。 ３６，６４……減衰部、４１，６５……バツフ
ア回路、４２，６６……第１減衰部、５１，６７
……第１バツフア回路、５２，６８，……第２減
衰部、６１，６９……第２バツフア回路、７０…
…デコーダ。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 左右チヤンネルの一方及び他方にそれぞれ
    配置される第１及び第２減衰回路と、前記第１及
    び第２減衰回路の減衰量を同時にかつ逆方向に変
    化させる制御回路とから成る信号減衰回路であつ
    て、 前記第１及び第２減衰回路は、入力信号を減衰
    又はそのまま通過させる減衰部と、該減衰部の出
    力端に接続されたバツフア回路と、直列接続され
    た複数の抵抗及び該抵抗の一端を共通接続点に接
    続する為の複数のスイツチとから成り前記バツフ
    ア回路の出力信号が印加される第１減衰部と、該
    第１減衰部の出力端に接続された第１バツフア回
    路と、直列接続された複数の抵抗及び該抵抗の一
    端を共通接続点に接続する為の複数のスイツチと
    から成り、入力端が前記第１バツフア回路に接続
    された第２減衰部と、該第２減衰部の出力端に接
    続された第２バツフア回路とにより構成されるこ
    とを特徴とする信号減衰回路。 (2) 前記第１及び第２減衰部を構成する抵抗は
    、所定の重み付けが成されており、前記減衰部の
    減衰量は、前記重み付けが成された抵抗により設
    定される最小のステツプが得られる値に設定され
    ることを特徴とする請求項第１項記載の信号減衰
    回路。
JP11284890U 1990-10-26 1990-10-26 Pending JPH0470000U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11284890U JPH0470000U (ja) 1990-10-26 1990-10-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11284890U JPH0470000U (ja) 1990-10-26 1990-10-26

Publications (1)

Publication Number Publication Date
JPH0470000U true JPH0470000U (ja) 1992-06-22

Family

ID=31860374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11284890U Pending JPH0470000U (ja) 1990-10-26 1990-10-26

Country Status (1)

Country Link
JP (1) JPH0470000U (ja)

Similar Documents

Publication Publication Date Title
US4468607A (en) Ladder-type signal attenuator
US5006735A (en) Method and apparatus for compensating a solid state attenuator
US4467286A (en) Resistor ladder network
JPH0470000U (ja)
JPH0438123U (ja)
JPS6313572B2 (ja)
JPH08116224A (ja) 利得可変型増幅器
EP0398039A3 (en) An attenuator circuit
HK22893A (en) Wideband amplifier
JPH0221780Y2 (ja)
KR950022163A (ko) 디지털/아날로그변환회로
JPH03242097A (ja) マトリクス回路
JPS60137110A (ja) 利得制御回路
JPS59161109A (ja) 可変利得増幅器
JPS643400U (ja)
JPS58138303U (ja) 複合抵抗器
JPH0419598Y2 (ja)
JPH055762Y2 (ja)
JPH065808B2 (ja) 利得制御増幅回路
JPH046080Y2 (ja)
JPH0239131B2 (ja)
JPS62209912A (ja) 電子ボリウム回路
JPS5911025A (ja) 半導体集積回路における抵抗回路
JPH01177210A (ja) ディジタル入力制御形電子ボリウム回路
JPH0358027U (ja)