JPH047028B2 - - Google Patents
Info
- Publication number
- JPH047028B2 JPH047028B2 JP15075982A JP15075982A JPH047028B2 JP H047028 B2 JPH047028 B2 JP H047028B2 JP 15075982 A JP15075982 A JP 15075982A JP 15075982 A JP15075982 A JP 15075982A JP H047028 B2 JPH047028 B2 JP H047028B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronous
- synchronization
- circuit
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はデジタル信号処理装置、特に同期領域
を持つ記録方式の記録媒体から信号を読み込んだ
時同期領域を検出できるデジタル信号処理装置に
関する。
を持つ記録方式の記録媒体から信号を読み込んだ
時同期領域を検出できるデジタル信号処理装置に
関する。
一般的にデジタル信号処理装置、特に磁気記憶
装置、特に磁気記憶装置（例えばフロツピーデイ
スク装置など）においては、データ領域の前に同
期の為の同期領域がおかれている。その場合この
同期領域を効果的に利用することによつて同期回
路の設定が正しく行われ、読み取りエラーの少な
い動作が可能になる。従来ではこのような同期領
域を検出する回路が種々提案されているが、いず
れもカウンタなどを用いた複雑な回路となつてお
り、またウインド信号の同期状態に従つて同期領
域の検出が不確かになるなどの欠点があつた。
装置、特に磁気記憶装置（例えばフロツピーデイ
スク装置など）においては、データ領域の前に同
期の為の同期領域がおかれている。その場合この
同期領域を効果的に利用することによつて同期回
路の設定が正しく行われ、読み取りエラーの少な
い動作が可能になる。従来ではこのような同期領
域を検出する回路が種々提案されているが、いず
れもカウンタなどを用いた複雑な回路となつてお
り、またウインド信号の同期状態に従つて同期領
域の検出が不確かになるなどの欠点があつた。
従つて本発明はこのような従来の欠点を除去す
るもので、カウンタなどを用いず簡単な回路構成
により同期領域を検出し、また同期領域に続くデ
ータ領域を読み込んだ時同期回路がデータ領域に
とつて最適になるように動作するデジタル信号処
理装置を提供することを目的とする。
るもので、カウンタなどを用いず簡単な回路構成
により同期領域を検出し、また同期領域に続くデ
ータ領域を読み込んだ時同期回路がデータ領域に
とつて最適になるように動作するデジタル信号処
理装置を提供することを目的とする。
本発明によればこの目的を達成する為に、記録
媒体から読み出された入力データと同期回路から
のウインド信号及びその反転信号とを論理処理す
ることによりウインド信号の同期状態に無関係に
同期領域を検出し、その同期領域に続くデータ領
域をカバーするロツク信号を出力させるような構
成を採用した。
媒体から読み出された入力データと同期回路から
のウインド信号及びその反転信号とを論理処理す
ることによりウインド信号の同期状態に無関係に
同期領域を検出し、その同期領域に続くデータ領
域をカバーするロツク信号を出力させるような構
成を採用した。
以下図面に示す実施例に従つて、本発明を詳細
に説明する。
に説明する。
第１図には本発明による信号処理回路の構成が
ブロツク図として図示されており、信号線１には
第２図Ａで図示したような記録媒体から読み取ら
れた信号が入力される。この信号線１はアンドゲ
ート１０，１１に接続されている。一方信号線２
には第２図Ｂに図示したような同期回路（図示せ
ず）からの出力信号（すなわちウインド信号）が
現れ、このウインド信号は直接アンドゲート１０
の他方の入力に接続されるとともに、反転されて
アンドゲート１１の他方の入力端子に入力され
る。またアンドゲート１０，１１はそれぞれ例え
ばワンシヨツトマルチバイブレータで構成される
タイマー回路１２，１３に接続され、これらのタ
イマー回路の出力はイクスクルーシブオアゲート
１４に接続される。またこのイクスクルーシブオ
アゲートの出力は同じくワンシヨツトマルチバイ
ブレータなどで構成されるタイマー回路１５に入
力され、その出力がオアゲート１６に入力され
る。またこのオアゲート１６の他方の端子には信
号線８を介してホスト側からの信号が入力され、
必要に応じてホスト側からの制御信号を受けるこ
とができるように構成されている。
ブロツク図として図示されており、信号線１には
第２図Ａで図示したような記録媒体から読み取ら
れた信号が入力される。この信号線１はアンドゲ
ート１０，１１に接続されている。一方信号線２
には第２図Ｂに図示したような同期回路（図示せ
ず）からの出力信号（すなわちウインド信号）が
現れ、このウインド信号は直接アンドゲート１０
の他方の入力に接続されるとともに、反転されて
アンドゲート１１の他方の入力端子に入力され
る。またアンドゲート１０，１１はそれぞれ例え
ばワンシヨツトマルチバイブレータで構成される
タイマー回路１２，１３に接続され、これらのタ
イマー回路の出力はイクスクルーシブオアゲート
１４に接続される。またこのイクスクルーシブオ
アゲートの出力は同じくワンシヨツトマルチバイ
ブレータなどで構成されるタイマー回路１５に入
力され、その出力がオアゲート１６に入力され
る。またこのオアゲート１６の他方の端子には信
号線８を介してホスト側からの信号が入力され、
必要に応じてホスト側からの制御信号を受けるこ
とができるように構成されている。
次にこのように構成されたデジタル信号処理回
路の動作を説明する。
路の動作を説明する。
今第１図の信号線１に第２図Ａで図示したよう
な信号が入力された場合を考える。第２図Ａにお
いてｎ＋３ビツト目から同期領域に入つたとする
と、同図に示すようにｎ＋４，ｎ＋５…にはデー
タ０，０…読み込まれる。さらに第２図Ｂで示し
たように同期回路からのウインド信号も入力に同
期して信号線２に現れる。今ｎ＋３ビツト目の同
期領域に入ると、ウインド信号と入力信号はアン
ドゲート１０によつてその論理積がとられ、タイ
マー回路１２がトリガーされる。従つてタイマー
回路１２の出力線３には再トリガーが続くので第
２図Ｃで示したようにハイレベルの信号が現れ
る。
な信号が入力された場合を考える。第２図Ａにお
いてｎ＋３ビツト目から同期領域に入つたとする
と、同図に示すようにｎ＋４，ｎ＋５…にはデー
タ０，０…読み込まれる。さらに第２図Ｂで示し
たように同期回路からのウインド信号も入力に同
期して信号線２に現れる。今ｎ＋３ビツト目の同
期領域に入ると、ウインド信号と入力信号はアン
ドゲート１０によつてその論理積がとられ、タイ
マー回路１２がトリガーされる。従つてタイマー
回路１２の出力線３には再トリガーが続くので第
２図Ｃで示したようにハイレベルの信号が現れ
る。
一方アンドゲート１１に入力されるウインド信
号は反転されるので、アンドゲート１１は遮断さ
れ、ｎ＋１ビツト目でタイマー回路１３がトリガ
ーされたのを最後にタイマー回路１３の時定数で
定められた時間経過後その出力線４に現れる信号
は第２図Ａに示したごとくｍ＋１ビツト目付近で
ローレベルに変化する。第２図Ｃ，Ｄに示した信
号はイクスクルーシブオアゲート１４によつてそ
の排他的論理和がとられるのでその出力線５に現
われる信号は第２図Ｅに示したようにｍ＋１ビツ
ト目でハイレベルになる。この立ち上がり信号に
よつてタイマー回路１５が駆動され、その出力線
６には第２図Ｆで示したような信号が出力され
る。この信号は位相同期回路中の定数切り替え回
路の切り替え信号（すなわちロツク信号）として
使用される。
号は反転されるので、アンドゲート１１は遮断さ
れ、ｎ＋１ビツト目でタイマー回路１３がトリガ
ーされたのを最後にタイマー回路１３の時定数で
定められた時間経過後その出力線４に現れる信号
は第２図Ａに示したごとくｍ＋１ビツト目付近で
ローレベルに変化する。第２図Ｃ，Ｄに示した信
号はイクスクルーシブオアゲート１４によつてそ
の排他的論理和がとられるのでその出力線５に現
われる信号は第２図Ｅに示したようにｍ＋１ビツ
ト目でハイレベルになる。この立ち上がり信号に
よつてタイマー回路１５が駆動され、その出力線
６には第２図Ｆで示したような信号が出力され
る。この信号は位相同期回路中の定数切り替え回
路の切り替え信号（すなわちロツク信号）として
使用される。
この状態を全体的に見た例が第４図に図示され
ており、第４図Ａで示した同期領域を検出し、そ
の同期領域の後半において第４図Ｂで示したよう
なロツク信号１７が出力され、このロツク信号は
タイマー回路１５の時定数を適当に定めることに
よりデータ領域を十分カバーするまで継続し、そ
の後ローレベルに変化するものである。従つて同
期領域を必要時間同期モードで読み込むことによ
つてこのブロツクの特性を位相同期回路に電気的
に設定し、設定し終わつた時点でこの特性を保持
する為、ロツク信号を出力しデータ領域をカバー
したところでロツク信号が零になるようにされ
る。
ており、第４図Ａで示した同期領域を検出し、そ
の同期領域の後半において第４図Ｂで示したよう
なロツク信号１７が出力され、このロツク信号は
タイマー回路１５の時定数を適当に定めることに
よりデータ領域を十分カバーするまで継続し、そ
の後ローレベルに変化するものである。従つて同
期領域を必要時間同期モードで読み込むことによ
つてこのブロツクの特性を位相同期回路に電気的
に設定し、設定し終わつた時点でこの特性を保持
する為、ロツク信号を出力しデータ領域をカバー
したところでロツク信号が零になるようにされ
る。
なお、第１図に示したようにオアゲート１６の
地方の入力端子はホスト側からの信号線８と接続
されている為に、必要に応じてホスト側からの制
御信号をロツク信号として送ることも可能であ
る。
地方の入力端子はホスト側からの信号線８と接続
されている為に、必要に応じてホスト側からの制
御信号をロツク信号として送ることも可能であ
る。
一方ウインド信号は同期のタイミングによつて
は第３図Ｂで示したように入力信号に対して第２
図に図示したのと位相が180°ずれる場合がある。
このような場合同期領域に入ると信号線１，２に
現われる読み取る信号（第３図Ａ）とウインド信
号（第３図Ｂ）のアンドゲート１２によるアンド
信号は零となるのでタイマー回路１２は再トリガ
ーされなくなり（第３図Ｃ参照）、一方アンドゲ
ート１１は導通するので、タイマー回路１３は第
３図Ｄに示したように連続的にトリガーされ、ハ
イレベルの信号を有する。タイマー回路１２は前
述したようにその時定数で定まる時間を経た後第
３図Ｃに示したようにハイレベルからローレベル
に変化する。これらの信号はイクスクルーシブオ
アゲート１４によつてその排他的論理和がとら
れ、第２図Ｅ，Ｆに示したようなロツク信号を所
定時間だけ出力する。従つて第３図に図示したよ
うに読み取り信号とウインド信号の同期状態が反
転したような場合もまつたく同様にロツク信号が
得られることになる。
は第３図Ｂで示したように入力信号に対して第２
図に図示したのと位相が180°ずれる場合がある。
このような場合同期領域に入ると信号線１，２に
現われる読み取る信号（第３図Ａ）とウインド信
号（第３図Ｂ）のアンドゲート１２によるアンド
信号は零となるのでタイマー回路１２は再トリガ
ーされなくなり（第３図Ｃ参照）、一方アンドゲ
ート１１は導通するので、タイマー回路１３は第
３図Ｄに示したように連続的にトリガーされ、ハ
イレベルの信号を有する。タイマー回路１２は前
述したようにその時定数で定まる時間を経た後第
３図Ｃに示したようにハイレベルからローレベル
に変化する。これらの信号はイクスクルーシブオ
アゲート１４によつてその排他的論理和がとら
れ、第２図Ｅ，Ｆに示したようなロツク信号を所
定時間だけ出力する。従つて第３図に図示したよ
うに読み取り信号とウインド信号の同期状態が反
転したような場合もまつたく同様にロツク信号が
得られることになる。
以上説明したように本発明によれば簡単な回路
構成によりウインド信号と入力信号の同期状態に
無関係に正しく同期領域を検出し、その同期領域
に続くデータ領域においては所定時間ロツク信号
を発生させることができるので、簡単な回路構成
によつて位相同期回路や検出装置の精度を向上さ
せることができるという優れた効果が得られる。
構成によりウインド信号と入力信号の同期状態に
無関係に正しく同期領域を検出し、その同期領域
に続くデータ領域においては所定時間ロツク信号
を発生させることができるので、簡単な回路構成
によつて位相同期回路や検出装置の精度を向上さ
せることができるという優れた効果が得られる。
第１図は本発明のデジタル処理回路の概略構成
を示したブロツク図、第２図Ａ〜Ｆ及び第３図Ａ
〜Ｄはそれぞれ第１図の回路の動作を説明する信
号波形図、第４図Ａ，Ｂはロツク信号の発生を説
明した説明図である。 １２，１３，１５……タイマー回路、１７……
ロツク信号。
を示したブロツク図、第２図Ａ〜Ｆ及び第３図Ａ
〜Ｄはそれぞれ第１図の回路の動作を説明する信
号波形図、第４図Ａ，Ｂはロツク信号の発生を説
明した説明図である。 １２，１３，１５……タイマー回路、１７……
ロツク信号。
Claims (1)
- １ 記録媒体から読み出された入力データと同期
回路からのウインド信号及びその反転信号とを論
理処理することによりウインド信号の同期状態に
無関係に同期領域を検出し、同期領域を検出し、
同期領域に続くデータ領域をカバーするロツク信
号を出力させることを特徴とするデジタル信号処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15075982A JPS5942620A (ja) | 1982-09-01 | 1982-09-01 | デジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15075982A JPS5942620A (ja) | 1982-09-01 | 1982-09-01 | デジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5942620A JPS5942620A (ja) | 1984-03-09 |
| JPH047028B2 true JPH047028B2 (ja) | 1992-02-07 |
Family
ID=15503788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15075982A Granted JPS5942620A (ja) | 1982-09-01 | 1982-09-01 | デジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942620A (ja) |
-
1982
- 1982-09-01 JP JP15075982A patent/JPS5942620A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5942620A (ja) | 1984-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0760574B2 (ja) | 光デイスク装置のセクタ開始信号発生回路 | |
| US4520408A (en) | Clock signal synchronization apparatus and method for decoding self-clocking encoded data | |
| US4141046A (en) | Floppy disc data separator for use with single density encoding | |
| JPH047028B2 (ja) | ||
| US4010423A (en) | Multi-function remote control ic | |
| US4417286A (en) | Data window expander circuit in a data recovery system | |
| US3323115A (en) | Reproducing system for phase modulated magnetically recorded data | |
| JP2902824B2 (ja) | 回転方向検出装置 | |
| GB1031829A (en) | Error detection and correction circuits | |
| JPS5947364B2 (ja) | プリアンブル検出装置 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPS6093351U (ja) | 信号受信装置 | |
| SU1420612A1 (ru) | Устройство выделени данных | |
| SU1048512A1 (ru) | Устройство дл синхронизации воспроизведени цифровой магнитной записи | |
| JPS5514593A (en) | Error detection system in digital type recording and reproducing unit | |
| JPS6157071A (ja) | Ｐｌｌ回路制御方式 | |
| SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| JPS6037640Y2 (ja) | Ｃｍｔ装置のインタ−フエ−ス | |
| JPH0359509B2 (ja) | ||
| JPS62252563A (ja) | 磁気記録再生装置 | |
| JP2822403B2 (ja) | プリアンブル検出回路 | |
| JPS6248402B2 (ja) | ||
| JP3015722B2 (ja) | デジタル信号処理装置 | |
| JPS59189173U (ja) | レ−ダ干渉波除去回路 |