JPH04722A - Heterojunction bipolar transistor - Google Patents
Heterojunction bipolar transistorInfo
- Publication number
- JPH04722A JPH04722A JP2101048A JP10104890A JPH04722A JP H04722 A JPH04722 A JP H04722A JP 2101048 A JP2101048 A JP 2101048A JP 10104890 A JP10104890 A JP 10104890A JP H04722 A JPH04722 A JP H04722A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- etching
- ions
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ヘテロ接合バイポーラトランジスタ(以下、
HBTという)に関し、さらに詳しくは製作の容易化と
性能の向上をはかったHBTに関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a heterojunction bipolar transistor (hereinafter referred to as
In particular, the present invention relates to HBTs that are easier to manufacture and have improved performance.
〈従来の技術〉
第2図(a)〜(g)は従来のHBTの概略製作工程を
示すものである。工程に従って説明する。<Prior Art> FIGS. 2(a) to 2(g) schematically show the manufacturing process of a conventional HBT. The process will be explained step by step.
工程(a)
半絶縁性GaAs基板上上に厚さ0.4μm不純物濃度
5X10’″C1−’のn”GaAs層2厚さ0.4μ
m、不純物濃度5X10”CI−′Jのn−G−aAs
層3.厚さ0.1.um、不純物濃度3X10”cm−
”のp”GaAs層4.厚さ001μmのアンドープ層
5.厚さ0.2μm、不純物濃度lXl0”CI’のN
”AlGaAs層6、厚さ0.15μm、不純物濃度5
X10”CI ’のn” GaAs層7を順次積層する
。Step (a) On a semi-insulating GaAs substrate, form an n" GaAs layer 2 with a thickness of 0.4 μm and an impurity concentration of 5×10'"C1-' and a thickness of 0.4 μm.
m, n-G-aAs with impurity concentration 5X10"CI-'J
Layer 3. Thickness 0.1. um, impurity concentration 3X10”cm-
“p” GaAs layer 4. 5. Undoped layer with a thickness of 001 μm. N with a thickness of 0.2 μm and an impurity concentration of lXl0"CI'
"AlGaAs layer 6, thickness 0.15 μm, impurity concentration 5
N'' GaAs layers 7 of X10''CI' are stacked one after another.
工程(b)
表面のn” GaAs層7にA1層8を蒸着等により形
成し、このA1層をエミッタおよびベースを形成すべき
部分を残してエツチングし、残ったA1層をマスクとし
て酸素イオンを200KeV。Step (b) An A1 layer 8 is formed on the n'' GaAs layer 7 on the surface by vapor deposition or the like, and this A1 layer is etched leaving the portion where the emitter and base are to be formed, and oxygen ions are etched using the remaining A1 layer as a mask. 200KeV.
lXl0’ツC1−’程度でn−GaAs(コレクタ層
)7まで注入して絶縁化する。Insulation is achieved by implanting up to n-GaAs (collector layer) 7 at a concentration of about 1X10' to C1-'.
工程(c)
A1層8を除去し、酸化膜SiOχ9およびA1層8a
を形成し、その後エミッタS極およびベス$ If!を
形成すべき部分のうちエミッタ電極を形成すべき部分を
残して酸化膜SiOχ9およびAf層8aを除去する。Step (c) Remove the A1 layer 8, and remove the oxide film SiOχ9 and the A1 layer 8a.
, then emitter S pole and Bess $ If! The oxide film SiOx9 and the Af layer 8a are removed, leaving only the part where the emitter electrode is to be formed.
工程(d)
ウェットエツチングによりn” GaAs層7゜N−A
lGaAs層6.アンドープGaAs層5を除去しベー
ス層であるP+層4を露出させる。Step (d) N” GaAs layer 7°N-A by wet etching
lGaAs layer6. Undoped GaAs layer 5 is removed to expose P+ layer 4, which is a base layer.
この結果酸化膜SiOχ9の下の層はアンダエッチング
される。その後、酸素イオンをベース層のp” GaA
s層4以下に200KeV、2xlO13(1−2程度
で注入し750℃で10秒間のアニルを行って結晶性の
回復を行う、この酸素イオンはP+層4を貫通してn−
コレクタ層3に達し。As a result, the layer below the oxide film SiOx9 is under-etched. After that, oxygen ions are added to the p” GaA base layer.
The oxygen ions penetrate the P+ layer 4 and form an n-
Reached collector layer 3.
このn−層を絶縁化し、P+層4とn十層2の間の容量
を減らす為に寄与する。This contributes to insulating the n- layer and reducing the capacitance between the p+ layer 4 and the n+ layer 2.
工程(e)
A1層8aを除去し、レジスト10を塗布してフォトリ
ングラフィによりコレクタ電極を形成すべき箇所のレジ
ストを除去するとともに除去した部分の層4および層3
を除去する。Step (e) Remove the A1 layer 8a, apply a resist 10, remove the resist at the location where the collector electrode is to be formed by photolithography, and remove the removed portions of layers 4 and 3.
remove.
工程(f)
酸化膜SiOχ9を除去してエミッタ電極11およびコ
レクタ電極12を蒸着等により形成し。Step (f) The oxide film SiOx9 is removed and the emitter electrode 11 and collector electrode 12 are formed by vapor deposition or the like.
レジスト10を除去した復色の同一基板上の素子と分禦
するためにHBTの周りにH+イオンを注入する。H+ ions are implanted around the HBT in order to separate it from the element on the same substrate of the same color from which the resist 10 has been removed.
工程(g) ベース電極13をセルファラインで形成する。Process (g) The base electrode 13 is formed by self-alignment.
〈発明が解決しようとする課題〉
上記従来のGaAsを用いたHBTにおける工程(d)
において、ベース電極を露出させるためのエツチングは
薄膜の種類や厚さを考慮しながらエツチング液の濃度を
調整し、さらにエツチング時間を調整することにより1
00八に近いオーダで制御する必要がある。しかし所望
の深さ(ベース層が現れた瞬間にエツチングを停止させ
る)に−度にエツチングするのは難しく、エツチング量
を見ながら少しづつ除去しなければならないという間組
があった。また、過剰にエツチングしてしまったHBT
はベース抵抗が大きくなり良好な高周波特性を持たせる
ことが難しいという問題があった。<Problem to be solved by the invention> Step (d) in the above conventional HBT using GaAs
In etching to expose the base electrode, the concentration of the etching solution is adjusted while considering the type and thickness of the thin film, and the etching time is adjusted.
It is necessary to control on an order close to 008. However, it is difficult to etch to the desired depth (stop the etching the moment the base layer appears), and the etching amount must be monitored and removed little by little. Also, excessively etched HBT
However, there was a problem in that the base resistance became large and it was difficult to provide good high frequency characteristics.
本発明は上記従来技術の問題を解決するために成された
もので、酸素イオン注入に引続いてベリリウムイオン(
以下、Beイオンという)を注入することによりエツチ
ングに許容度を持たせエツチングの容易化をはかるとと
もにベース抵抗を低くして高周波特性の改善をはかるこ
とを目的とする。The present invention has been made to solve the problems of the prior art described above.
By implanting Be ions (hereinafter referred to as Be ions), the purpose is to provide etching tolerance and facilitate etching, as well as to lower the base resistance and improve high frequency characteristics.
く課題を解決するための手段〉
上記従来技術の問題を解決する為の本発明の構成は半絶
縁性GaAs基板上にGaAs層からなるコレクタ(n
−層)、ベース(P+層)およびAj7GaAsからな
るエミッタ層をエピタキシャル成長により積層して作製
するペテロ接合バイボラトランジスタにおいて、ベース
電極形成面を露出させる際はベースが露出する直前まで
前記エピタキシャル層を除去し、酸素イオン注入後Be
イオンを注入したことを特徴とするものである。Means for Solving the Problems> In order to solve the problems of the prior art described above, the present invention has a structure in which a collector (n
In a petrojunction Vibora transistor manufactured by laminating a base (P+ layer), a base (P+ layer), and an emitter layer made of Aj7GaAs by epitaxial growth, when exposing the base electrode formation surface, the epitaxial layer is removed until just before the base is exposed. After oxygen ion implantation, Be
It is characterized by implantation of ions.
く作用〉
酸素イオン注入に引続いてBeイオンを注入するのでエ
ミッタ層やアンドープ層が残っていてもベース層とのコ
ンタクトが可能となる。また、Beがベース層に注入さ
れるのでベース抵抗が減少する。さらに層6をごくわず
かに残してGaAsが表面に露出しない様にできれば1
表面再結合電流が減少し、HBTの増幅率を向上させる
ことができる。Effect> Since Be ions are implanted after oxygen ion implantation, contact with the base layer is possible even if the emitter layer and undoped layer remain. Furthermore, since Be is injected into the base layer, the base resistance is reduced. Furthermore, if it is possible to leave a very small amount of layer 6 so that GaAs is not exposed on the surface, 1
The surface recombination current is reduced, and the amplification factor of the HBT can be improved.
〈実施例〉
第1図(a)、(b)は本発明の一実施例を示すもので
第2図に示す従来例のうち工程(d)以外は同様なので
他の工程は省略する。<Embodiment> FIGS. 1(a) and 1(b) show an embodiment of the present invention, and since the steps of the conventional example shown in FIG. 2 are the same except for step (d), the other steps will be omitted.
第1図(a)においてエツチングはベース層まで達して
おらず距離!を有している。このエツチング面とベース
までの距離!は例えば50〜200五程度であってもよ
く、従来に比較してベース面4との距離に余裕を持たせ
て形成する。In Fig. 1(a), the etching has not reached the base layer and the distance! have. The distance between this etching surface and the base! may be, for example, about 50 to 2005, and is formed with a greater distance from the base surface 4 than in the past.
次に第1図(b)に示すようにBeイオンを40keV
、5xl □l ’ C11−2程度で注入する。Next, as shown in Figure 1(b), Be ions were applied at 40 keV.
, 5xl □l ' C11-2.
この後750°Cで10秒程度ベース層の結晶性回復お
よび注入ドーパント活性化の為のアニールを行い、従来
の(e)、(f)、(g)の工程を経てHBTを完成す
る。Thereafter, annealing is performed at 750° C. for about 10 seconds to restore the crystallinity of the base layer and activate the implanted dopant, and the HBT is completed through the conventional steps (e), (f), and (g).
上記構成によればエツチング面とベース面4との間に距
離があってもBeイオンを注入することによりベースと
のコンタクトが可能となり良好なオーミックコンタクト
を得ることができる。According to the above structure, even if there is a distance between the etched surface and the base surface 4, contact with the base can be made by implanting Be ions, and a good ohmic contact can be obtained.
ここで、良好な高周波特性を得るための条件となる指標
fy (遮断周波数・・・ゲインIc(コレクタ電流
)/Ib(ベース電流)がOdBになる周波数)および
flaX(最大発振周波数・・・パワーゲインが0とな
る周波数)は次の様に表わすことができる。Here, the index fy (cutoff frequency...frequency at which gain Ic (collector current)/Ib (base current) becomes OdB) and flaX (maximum oscillation frequency...power The frequency at which the gain becomes 0) can be expressed as follows.
fv=1/(2π(τe+τb十τC+τC−))fr
gax= T yr b−cbc)”ここ
で。fv=1/(2π(τe+τb×τC+τC−))fr
gax=Tyr b-cbc)"Here.
τe:エミッタの充電時間
τb;ベースを通り抜ける電子の走行時間τC:コレク
タを通り抜ける電子の走行時間τC−:ヨー:タの充電
時間
Rb:ベース抵抗
Cbc;ベース・コレクタ間容量
そしてτC−は
τc = (Re +Rc ) ・CbcRe 、
エミッタ抵抗
Rc;コレクタ抵抗
であられされる。τe: Emitter charging time τb; Travel time of electrons passing through the base τC: Travel time of electrons passing through the collector τC-: Yaw: Charging time of ta Rb: Base resistance Cbc; Base-collector capacitance and τC- is τc = (Re + Rc) ・CbcRe,
Emitter resistance Rc: Served as collector resistance.
ここでは酸素イオン注入によってCBCを減少させると
ともにBeイオン注入によってRhを減少させているの
で、上記fvおよびf laXを向上させることできる
。その結果周波数特性のすぐれたHBTを実現すること
ができる。Here, since CBC is reduced by oxygen ion implantation and Rh is reduced by Be ion implantation, the above-mentioned fv and f laX can be improved. As a result, an HBT with excellent frequency characteristics can be realized.
〈発明の効果〉
以上実施例とともに具体的に説明した様に本発明によれ
ば、ベース$後形成面を露出させる際にベースが露出す
る直前までエピタキシャル層を除去し、酸素イオン注入
後Beイオンを注入したので、エツチングの容易化をは
かるとともに高周波特性の改善がはかれ、GaAsが表
面に露出しない様にできれば9表面再結合電流が減少す
るのでHBTの増幅率を向上させることかできる。<Effects of the Invention> As specifically explained above in conjunction with the embodiments, according to the present invention, when exposing the surface after base formation, the epitaxial layer is removed until just before the base is exposed, and Be ions are removed after oxygen ion implantation. By implanting GaAs, it is possible to facilitate etching and improve the high frequency characteristics.If GaAs can be prevented from being exposed on the surface, the surface recombination current will be reduced and the amplification factor of the HBT can be improved.
【図面の簡単な説明】
第1図(a)、(b)は本発明の一実施例を示す酸素注
入工程およびBe注大人工程示す図、第2図(a)〜(
g)は従来のHBTを製造する工程を示す図である。
1−・・半絶縁性GaAs基板、 2−n”GaAs層
、3−・−n−GaAs層(コレクタ)、4−P”Ga
As層(ベース)5・・・アンドープ層 6・・・N”
AlGaAs層(エミッタ1.7−n” GaAs層、
8・・・AlF層、9・・・SiOx。
代理人 弁理士 小 沢 信 助[BRIEF DESCRIPTION OF THE DRAWINGS] FIGS. 1(a) and 1(b) are diagrams showing an oxygen injection process and a Be injection process showing an embodiment of the present invention, and FIGS. 2(a) to (
g) is a diagram showing the process of manufacturing a conventional HBT. 1-...Semi-insulating GaAs substrate, 2-n"GaAs layer, 3-...-n-GaAs layer (collector), 4-P"Ga
As layer (base) 5...Undoped layer 6...N"
AlGaAs layer (emitter 1.7-n” GaAs layer,
8...AlF layer, 9...SiOx. Agent Patent Attorney Shinsuke Kozawa
Claims (1)
タ(n^−層)、ベース(p^+層)およびAlGaA
sからなるエミッタ層をエピタキシャル成長により積層
して作製するヘテロ接合バイポーラトランジスタにおい
て、ベース電極形成面を露出させる際はベースが露出す
る直前まで前記エピタキシャル層を除去し、酸素イオン
注入後ベリリウムイオンを注入したことを特徴とするヘ
テロ接合バイポーラトランジスタ。Collector (n^- layer) made of GaAs layer, base (p^+ layer) and AlGaA layer on semi-insulating GaAs substrate.
In a heterojunction bipolar transistor manufactured by laminating an emitter layer consisting of S by epitaxial growth, when exposing the base electrode formation surface, the epitaxial layer was removed until just before the base was exposed, and beryllium ions were implanted after oxygen ion implantation. A heterojunction bipolar transistor characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101048A JPH04722A (en) | 1990-04-17 | 1990-04-17 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101048A JPH04722A (en) | 1990-04-17 | 1990-04-17 | Heterojunction bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04722A true JPH04722A (en) | 1992-01-06 |
Family
ID=14290242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101048A Pending JPH04722A (en) | 1990-04-17 | 1990-04-17 | Heterojunction bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04722A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
-
1990
- 1990-04-17 JP JP2101048A patent/JPH04722A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| JPH11186280A (en) | Bipolar transistor and manufacturing method thereof | |
| JP2851044B2 (en) | Method for manufacturing semiconductor device | |
| JPH04722A (en) | Heterojunction bipolar transistor | |
| JP3298535B2 (en) | Bipolar transistor and manufacturing method thereof | |
| JP2667863B2 (en) | Manufacturing method of bipolar transistor | |
| JPH02154430A (en) | Semiconductor device and its manufacturing method | |
| JP3143965B2 (en) | Method for manufacturing semiconductor device | |
| CN104392923A (en) | Manufacturing method of heterojunction bipolar transistor | |
| JPH0611058B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| JPS61280665A (en) | Hetero-junction bipolar transistor and manufacture thereof | |
| JPH01241867A (en) | Heterojunction bipolar transistor and manufacture thereof | |
| JP2683552B2 (en) | Manufacturing method of bipolar transistor | |
| JPS6114755A (en) | Semiconductor transistor and manufacture thereof | |
| JPH04242940A (en) | Manufacture of heterojunction bipolar transistor | |
| JP2526492B2 (en) | Method for manufacturing semiconductor device | |
| JPH01251660A (en) | Heterojunction bipolar transistor and its manufacturing method | |
| JP2522067B2 (en) | Method for manufacturing semiconductor device | |
| JP2814984B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| JPH05267318A (en) | Method for manufacturing heterojunction bipolar transistor | |
| JP2568680B2 (en) | Method for manufacturing compound semiconductor device | |
| WO2012120796A1 (en) | Semiconductor device and method for manufacturing same | |
| JPS62276873A (en) | Manufacture of lateral bipolar transistor | |
| JPH07245317A (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| JPH08250669A (en) | Semiconductor device and manufacturing method thereof |