JPH04722A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH04722A JPH04722A JP2101048A JP10104890A JPH04722A JP H04722 A JPH04722 A JP H04722A JP 2101048 A JP2101048 A JP 2101048A JP 10104890 A JP10104890 A JP 10104890A JP H04722 A JPH04722 A JP H04722A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- etching
- ions
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ヘテロ接合バイポーラトランジスタ（以下、
ＨＢＴという）に関し、さらに詳しくは製作の容易化と
性能の向上をはかったＨＢＴに関する。
ＨＢＴという）に関し、さらに詳しくは製作の容易化と
性能の向上をはかったＨＢＴに関する。
〈従来の技術〉
第２図（ａ）〜（ｇ）は従来のＨＢＴの概略製作工程を
示すものである。工程に従って説明する。
示すものである。工程に従って説明する。
工程（ａ）
半絶縁性ＧａＡｓ基板上上に厚さ０．４μｍ不純物濃度
５Ｘ１０’″Ｃ１−’のｎ”ＧａＡｓ層２厚さ０．４μ
ｍ、不純物濃度５Ｘ１０”ＣＩ−′Ｊのｎ−Ｇ−ａＡｓ
層３．厚さ０．１．ｕｍ、不純物濃度３Ｘ１０”ｃｍ−
”のｐ”ＧａＡｓ層４．厚さ００１μｍのアンドープ層
５．厚さ０．２μｍ、不純物濃度ｌＸｌ０”ＣＩ’のＮ
”ＡｌＧａＡｓ層６、厚さ０．１５μｍ、不純物濃度５
Ｘ１０”ＣＩ ’のｎ” ＧａＡｓ層７を順次積層する
。
５Ｘ１０’″Ｃ１−’のｎ”ＧａＡｓ層２厚さ０．４μ
ｍ、不純物濃度５Ｘ１０”ＣＩ−′Ｊのｎ−Ｇ−ａＡｓ
層３．厚さ０．１．ｕｍ、不純物濃度３Ｘ１０”ｃｍ−
”のｐ”ＧａＡｓ層４．厚さ００１μｍのアンドープ層
５．厚さ０．２μｍ、不純物濃度ｌＸｌ０”ＣＩ’のＮ
”ＡｌＧａＡｓ層６、厚さ０．１５μｍ、不純物濃度５
Ｘ１０”ＣＩ ’のｎ” ＧａＡｓ層７を順次積層する
。
工程（ｂ）
表面のｎ” ＧａＡｓ層７にＡ１層８を蒸着等により形
成し、このＡ１層をエミッタおよびベースを形成すべき
部分を残してエツチングし、残ったＡ１層をマスクとし
て酸素イオンを２００ＫｅＶ。
成し、このＡ１層をエミッタおよびベースを形成すべき
部分を残してエツチングし、残ったＡ１層をマスクとし
て酸素イオンを２００ＫｅＶ。
ｌＸｌ０’ツＣ１−’程度でｎ−ＧａＡｓ（コレクタ層
）７まで注入して絶縁化する。
）７まで注入して絶縁化する。
工程（ｃ）
Ａ１層８を除去し、酸化膜ＳｉＯχ９およびＡ１層８ａ
を形成し、その後エミッタＳ極およびベス＄ Ｉｆ！を
形成すべき部分のうちエミッタ電極を形成すべき部分を
残して酸化膜ＳｉＯχ９およびＡｆ層８ａを除去する。
を形成し、その後エミッタＳ極およびベス＄ Ｉｆ！を
形成すべき部分のうちエミッタ電極を形成すべき部分を
残して酸化膜ＳｉＯχ９およびＡｆ層８ａを除去する。
工程（ｄ）
ウェットエツチングによりｎ” ＧａＡｓ層７゜Ｎ−Ａ
ｌＧａＡｓ層６．アンドープＧａＡｓ層５を除去しベー
ス層であるＰ＋層４を露出させる。
ｌＧａＡｓ層６．アンドープＧａＡｓ層５を除去しベー
ス層であるＰ＋層４を露出させる。
この結果酸化膜ＳｉＯχ９の下の層はアンダエッチング
される。その後、酸素イオンをベース層のｐ” ＧａＡ
ｓ層４以下に２００ＫｅＶ、２ｘｌＯ１３（１−２程度
で注入し７５０℃で１０秒間のアニルを行って結晶性の
回復を行う、この酸素イオンはＰ＋層４を貫通してｎ−
コレクタ層３に達し。
される。その後、酸素イオンをベース層のｐ” ＧａＡ
ｓ層４以下に２００ＫｅＶ、２ｘｌＯ１３（１−２程度
で注入し７５０℃で１０秒間のアニルを行って結晶性の
回復を行う、この酸素イオンはＰ＋層４を貫通してｎ−
コレクタ層３に達し。
このｎ−層を絶縁化し、Ｐ＋層４とｎ十層２の間の容量
を減らす為に寄与する。
を減らす為に寄与する。
工程（ｅ）
Ａ１層８ａを除去し、レジスト１０を塗布してフォトリ
ングラフィによりコレクタ電極を形成すべき箇所のレジ
ストを除去するとともに除去した部分の層４および層３
を除去する。
ングラフィによりコレクタ電極を形成すべき箇所のレジ
ストを除去するとともに除去した部分の層４および層３
を除去する。
工程（ｆ）
酸化膜ＳｉＯχ９を除去してエミッタ電極１１およびコ
レクタ電極１２を蒸着等により形成し。
レクタ電極１２を蒸着等により形成し。
レジスト１０を除去した復色の同一基板上の素子と分禦
するためにＨＢＴの周りにＨ＋イオンを注入する。
するためにＨＢＴの周りにＨ＋イオンを注入する。
工程（ｇ）
ベース電極１３をセルファラインで形成する。
〈発明が解決しようとする課題〉
上記従来のＧａＡｓを用いたＨＢＴにおける工程（ｄ）
において、ベース電極を露出させるためのエツチングは
薄膜の種類や厚さを考慮しながらエツチング液の濃度を
調整し、さらにエツチング時間を調整することにより１
００八に近いオーダで制御する必要がある。しかし所望
の深さ（ベース層が現れた瞬間にエツチングを停止させ
る）に−度にエツチングするのは難しく、エツチング量
を見ながら少しづつ除去しなければならないという間組
があった。また、過剰にエツチングしてしまったＨＢＴ
はベース抵抗が大きくなり良好な高周波特性を持たせる
ことが難しいという問題があった。
において、ベース電極を露出させるためのエツチングは
薄膜の種類や厚さを考慮しながらエツチング液の濃度を
調整し、さらにエツチング時間を調整することにより１
００八に近いオーダで制御する必要がある。しかし所望
の深さ（ベース層が現れた瞬間にエツチングを停止させ
る）に−度にエツチングするのは難しく、エツチング量
を見ながら少しづつ除去しなければならないという間組
があった。また、過剰にエツチングしてしまったＨＢＴ
はベース抵抗が大きくなり良好な高周波特性を持たせる
ことが難しいという問題があった。
本発明は上記従来技術の問題を解決するために成された
もので、酸素イオン注入に引続いてベリリウムイオン（
以下、Ｂｅイオンという）を注入することによりエツチ
ングに許容度を持たせエツチングの容易化をはかるとと
もにベース抵抗を低くして高周波特性の改善をはかるこ
とを目的とする。
もので、酸素イオン注入に引続いてベリリウムイオン（
以下、Ｂｅイオンという）を注入することによりエツチ
ングに許容度を持たせエツチングの容易化をはかるとと
もにベース抵抗を低くして高周波特性の改善をはかるこ
とを目的とする。
く課題を解決するための手段〉
上記従来技術の問題を解決する為の本発明の構成は半絶
縁性ＧａＡｓ基板上にＧａＡｓ層からなるコレクタ（ｎ
−層）、ベース（Ｐ＋層）およびＡｊ７ＧａＡｓからな
るエミッタ層をエピタキシャル成長により積層して作製
するペテロ接合バイボラトランジスタにおいて、ベース
電極形成面を露出させる際はベースが露出する直前まで
前記エピタキシャル層を除去し、酸素イオン注入後Ｂｅ
イオンを注入したことを特徴とするものである。
縁性ＧａＡｓ基板上にＧａＡｓ層からなるコレクタ（ｎ
−層）、ベース（Ｐ＋層）およびＡｊ７ＧａＡｓからな
るエミッタ層をエピタキシャル成長により積層して作製
するペテロ接合バイボラトランジスタにおいて、ベース
電極形成面を露出させる際はベースが露出する直前まで
前記エピタキシャル層を除去し、酸素イオン注入後Ｂｅ
イオンを注入したことを特徴とするものである。
く作用〉
酸素イオン注入に引続いてＢｅイオンを注入するのでエ
ミッタ層やアンドープ層が残っていてもベース層とのコ
ンタクトが可能となる。また、Ｂｅがベース層に注入さ
れるのでベース抵抗が減少する。さらに層６をごくわず
かに残してＧａＡｓが表面に露出しない様にできれば１
表面再結合電流が減少し、ＨＢＴの増幅率を向上させる
ことができる。
ミッタ層やアンドープ層が残っていてもベース層とのコ
ンタクトが可能となる。また、Ｂｅがベース層に注入さ
れるのでベース抵抗が減少する。さらに層６をごくわず
かに残してＧａＡｓが表面に露出しない様にできれば１
表面再結合電流が減少し、ＨＢＴの増幅率を向上させる
ことができる。
〈実施例〉
第１図（ａ）、（ｂ）は本発明の一実施例を示すもので
第２図に示す従来例のうち工程（ｄ）以外は同様なので
他の工程は省略する。
第２図に示す従来例のうち工程（ｄ）以外は同様なので
他の工程は省略する。
第１図（ａ）においてエツチングはベース層まで達して
おらず距離！を有している。このエツチング面とベース
までの距離！は例えば５０〜２００五程度であってもよ
く、従来に比較してベース面４との距離に余裕を持たせ
て形成する。
おらず距離！を有している。このエツチング面とベース
までの距離！は例えば５０〜２００五程度であってもよ
く、従来に比較してベース面４との距離に余裕を持たせ
て形成する。
次に第１図（ｂ）に示すようにＢｅイオンを４０ｋｅＶ
、５ｘｌ □ｌ ’ Ｃ１１−２程度で注入する。
、５ｘｌ □ｌ ’ Ｃ１１−２程度で注入する。
この後７５０°Ｃで１０秒程度ベース層の結晶性回復お
よび注入ドーパント活性化の為のアニールを行い、従来
の（ｅ）、（ｆ）、（ｇ）の工程を経てＨＢＴを完成す
る。
よび注入ドーパント活性化の為のアニールを行い、従来
の（ｅ）、（ｆ）、（ｇ）の工程を経てＨＢＴを完成す
る。
上記構成によればエツチング面とベース面４との間に距
離があってもＢｅイオンを注入することによりベースと
のコンタクトが可能となり良好なオーミックコンタクト
を得ることができる。
離があってもＢｅイオンを注入することによりベースと
のコンタクトが可能となり良好なオーミックコンタクト
を得ることができる。
ここで、良好な高周波特性を得るための条件となる指標
ｆｙ （遮断周波数・・・ゲインＩｃ（コレクタ電流
）／Ｉｂ（ベース電流）がＯｄＢになる周波数）および
ｆｌａＸ（最大発振周波数・・・パワーゲインが０とな
る周波数）は次の様に表わすことができる。
ｆｙ （遮断周波数・・・ゲインＩｃ（コレクタ電流
）／Ｉｂ（ベース電流）がＯｄＢになる周波数）および
ｆｌａＸ（最大発振周波数・・・パワーゲインが０とな
る周波数）は次の様に表わすことができる。
ｆｖ＝１／（２π（τｅ＋τｂ十τＣ＋τＣ−））ｆｒ
ｇａｘ＝ Ｔ ｙｒ ｂ−ｃｂｃ）”ここ
で。
ｇａｘ＝ Ｔ ｙｒ ｂ−ｃｂｃ）”ここ
で。
τｅ：エミッタの充電時間
τｂ；ベースを通り抜ける電子の走行時間τＣ：コレク
タを通り抜ける電子の走行時間τＣ−：ヨー：タの充電
時間 Ｒｂ：ベース抵抗 Ｃｂｃ；ベース・コレクタ間容量 そしてτＣ−は τｃ ＝ （Ｒｅ ＋Ｒｃ ） ・ＣｂｃＲｅ 、
エミッタ抵抗 Ｒｃ；コレクタ抵抗 であられされる。
タを通り抜ける電子の走行時間τＣ−：ヨー：タの充電
時間 Ｒｂ：ベース抵抗 Ｃｂｃ；ベース・コレクタ間容量 そしてτＣ−は τｃ ＝ （Ｒｅ ＋Ｒｃ ） ・ＣｂｃＲｅ 、
エミッタ抵抗 Ｒｃ；コレクタ抵抗 であられされる。
ここでは酸素イオン注入によってＣＢＣを減少させると
ともにＢｅイオン注入によってＲｈを減少させているの
で、上記ｆｖおよびｆ ｌａＸを向上させることできる
。その結果周波数特性のすぐれたＨＢＴを実現すること
ができる。
ともにＢｅイオン注入によってＲｈを減少させているの
で、上記ｆｖおよびｆ ｌａＸを向上させることできる
。その結果周波数特性のすぐれたＨＢＴを実現すること
ができる。
〈発明の効果〉
以上実施例とともに具体的に説明した様に本発明によれ
ば、ベース＄後形成面を露出させる際にベースが露出す
る直前までエピタキシャル層を除去し、酸素イオン注入
後Ｂｅイオンを注入したので、エツチングの容易化をは
かるとともに高周波特性の改善がはかれ、ＧａＡｓが表
面に露出しない様にできれば９表面再結合電流が減少す
るのでＨＢＴの増幅率を向上させることかできる。
ば、ベース＄後形成面を露出させる際にベースが露出す
る直前までエピタキシャル層を除去し、酸素イオン注入
後Ｂｅイオンを注入したので、エツチングの容易化をは
かるとともに高周波特性の改善がはかれ、ＧａＡｓが表
面に露出しない様にできれば９表面再結合電流が減少す
るのでＨＢＴの増幅率を向上させることかできる。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の一実施例を示す酸素注
入工程およびＢｅ注大人工程示す図、第２図（ａ）〜（
ｇ）は従来のＨＢＴを製造する工程を示す図である。 １−・・半絶縁性ＧａＡｓ基板、 ２−ｎ”ＧａＡｓ層
、３−・−ｎ−ＧａＡｓ層（コレクタ）、４−Ｐ”Ｇａ
Ａｓ層（ベース）５・・・アンドープ層 ６・・・Ｎ”
ＡｌＧａＡｓ層（エミッタ１．７−ｎ” ＧａＡｓ層、
８・・・ＡｌＦ層、９・・・ＳｉＯｘ。 代理人 弁理士 小 沢 信 助
入工程およびＢｅ注大人工程示す図、第２図（ａ）〜（
ｇ）は従来のＨＢＴを製造する工程を示す図である。 １−・・半絶縁性ＧａＡｓ基板、 ２−ｎ”ＧａＡｓ層
、３−・−ｎ−ＧａＡｓ層（コレクタ）、４−Ｐ”Ｇａ
Ａｓ層（ベース）５・・・アンドープ層 ６・・・Ｎ”
ＡｌＧａＡｓ層（エミッタ１．７−ｎ” ＧａＡｓ層、
８・・・ＡｌＦ層、９・・・ＳｉＯｘ。 代理人 弁理士 小 沢 信 助
Claims (1)
- 半絶縁性ＧａＡｓ基板上にＧａＡｓ層からなるコレク
タ（ｎ＾−層）、ベース（ｐ＾＋層）およびＡｌＧａＡ
ｓからなるエミッタ層をエピタキシャル成長により積層
して作製するヘテロ接合バイポーラトランジスタにおい
て、ベース電極形成面を露出させる際はベースが露出す
る直前まで前記エピタキシャル層を除去し、酸素イオン
注入後ベリリウムイオンを注入したことを特徴とするヘ
テロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101048A JPH04722A (ja) | 1990-04-17 | 1990-04-17 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101048A JPH04722A (ja) | 1990-04-17 | 1990-04-17 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04722A true JPH04722A (ja) | 1992-01-06 |
Family
ID=14290242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101048A Pending JPH04722A (ja) | 1990-04-17 | 1990-04-17 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
-
1990
- 1990-04-17 JP JP2101048A patent/JPH04722A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH04722A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3298535B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2667863B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH02154430A (ja) | 半導体装置及びその製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP2918275B2 (ja) | 半導体装置 | |
| CN104392923A (zh) | 异质结双极型晶体管的制作方法 | |
| JPH0611058B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2683552B2 (ja) | バイポーラトランジスタの製法 | |
| JPH01241867A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPS6114755A (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH04242940A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JPH01251660A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2522067B2 (ja) | 半導体装置の製造方法 | |
| JP2814984B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH05267318A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2568680B2 (ja) | 化合物半導体装置の製造方法 | |
| WO2012120796A1 (ja) | 半導体装置及びその製造方法 | |
| JPS62276873A (ja) | 横形バイポ−ラトランジスタの製造方法 | |
| JPH07245317A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |