JPH0473211U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案による低消費電力制御回路の一
実施例を示すブロツク図である。 １１，１２〜１ｎ……発振器、２１，２２〜２
ｎ……分周回路、３１，３２〜３ｎ……スイツチ
ング回路（ＯＮ／ＯＦＦ回路）、４１，４２〜４
ｎ……制御回路、５１，５２〜５ｎ……負荷、６
……判別回路、１０１，１０２〜１０ｎ……信号
線、２０１，２０２〜２０ｎ……信号線、３０１
，３０２〜３０ｎ……信号線、４０１，４０２〜
４０ｎ……信号線、５０１，５０２〜５０ｎ……
信号線、６０１，６０２〜６０ｎ……信号線。

Claims (1)

1. 【実用新案登録請求の範囲】 それぞれ予め設定された周波数を有するクロツ
   クを出力する複数の発振器と、 この複数の発振器の出力をそれぞれ分周する複
   数の分周回路と、 この分周回路の出力をそれぞれオン・オフ制御
   する複数のスイツチング回路と、 このスイツチング回路の出力をそれぞれの負荷
   へ送出する制御回路と、 この制御回路の出力を常に検知することにより
   、前記制御回路に接続された負荷が駆動している
   か否かを判別し、判別結果を前記スイツチング回
   路へ出力して、前記負荷が駆動しているときは前
   記スイツチング回路をオンにし、前記負荷が駆動
   していないときは前記スイツチング回路をオフに
   する判別回路とを具備したことを特徴とする低消
   費電力制御回路。