JPH0390532U - - Google Patents
Info
- Publication number
- JPH0390532U JPH0390532U JP15146489U JP15146489U JPH0390532U JP H0390532 U JPH0390532 U JP H0390532U JP 15146489 U JP15146489 U JP 15146489U JP 15146489 U JP15146489 U JP 15146489U JP H0390532 U JPH0390532 U JP H0390532U
- Authority
- JP
- Japan
- Prior art keywords
- controlled oscillator
- pll
- voltage controlled
- reference signal
- input reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第１図はこの考案の一実施例によるクロツク生
成用ＰＬＬ回路のブロツク図、第２図はこの考案
の他の実施例を示すクロツク生成用ＰＬＬ回路の
ブロツク図、第３図は従来のＯＬＬ回路のブロツ
ク図、第４図はＶＣＯの入力制御電圧と出力周波
数の関係を示す図である。図において、１……Ｐ
ＬＬ回路、２……ＰＳＤ、３……ＶＣＯ、４……
分周器、５……入力基準信号断検出回路、６……
アナログスイツチ、７……第１クロツク生成回路
、８……第２ＰＬＬ回路、９……第２クロツク生
成回路、１０……ＰＬＬロツク時、１１……ＰＬ
Ｌへの入力基準信号断におけるｅｉとｆとの関係
を示す点、１２……制御電圧記憶回路、１３……
サンプルホールド回路である。なお、図中、同一
符号は同一、又は相当部分を示す。
成用ＰＬＬ回路のブロツク図、第２図はこの考案
の他の実施例を示すクロツク生成用ＰＬＬ回路の
ブロツク図、第３図は従来のＯＬＬ回路のブロツ
ク図、第４図はＶＣＯの入力制御電圧と出力周波
数の関係を示す図である。図において、１……Ｐ
ＬＬ回路、２……ＰＳＤ、３……ＶＣＯ、４……
分周器、５……入力基準信号断検出回路、６……
アナログスイツチ、７……第１クロツク生成回路
、８……第２ＰＬＬ回路、９……第２クロツク生
成回路、１０……ＰＬＬロツク時、１１……ＰＬ
Ｌへの入力基準信号断におけるｅｉとｆとの関係
を示す点、１２……制御電圧記憶回路、１３……
サンプルホールド回路である。なお、図中、同一
符号は同一、又は相当部分を示す。
Claims (1)
- クロツクのＰＬＬ回路に設けて、ＰＬＬの入力
基準信号断の検出により、ＰＬＬの電圧制御型発
振器入力の一定電圧にすることで電圧制御型発振
器を自走させ、入力基準信号の復帰により、自動
的に基の状態にもどすクロツク生成用ＰＬＬ回路
において、ＰＬＬの入力基準信号が断となる直前
の電圧制御型発振器制御電圧を記憶させたことを
特徴とするクロツク生成用ＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15146489U JPH0390532U (ja) | 1989-12-28 | 1989-12-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15146489U JPH0390532U (ja) | 1989-12-28 | 1989-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0390532U true JPH0390532U (ja) | 1991-09-13 |
Family
ID=31697763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15146489U Pending JPH0390532U (ja) | 1989-12-28 | 1989-12-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0390532U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014518036A (ja) * | 2011-05-02 | 2014-07-24 | 日本テキサス・インスツルメンツ株式会社 | 入力クロックが失われたときｐｌｌ出力周波数を保つ装置及び方法 |
-
1989
- 1989-12-28 JP JP15146489U patent/JPH0390532U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014518036A (ja) * | 2011-05-02 | 2014-07-24 | 日本テキサス・インスツルメンツ株式会社 | 入力クロックが失われたときｐｌｌ出力周波数を保つ装置及び方法 |