JPH0473614B2 - - Google Patents
Info
- Publication number
- JPH0473614B2 JPH0473614B2 JP59190807A JP19080784A JPH0473614B2 JP H0473614 B2 JPH0473614 B2 JP H0473614B2 JP 59190807 A JP59190807 A JP 59190807A JP 19080784 A JP19080784 A JP 19080784A JP H0473614 B2 JPH0473614 B2 JP H0473614B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- constant voltage
- voltage diode
- semiconductor device
- diode region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電圧ダイオード（Zener Diode）を
含むリニア集積回路（IC）等の半導体装置に対
して、耐湿性を良くし、定電圧ダイオードの降伏
電圧、即ち Zener電圧（VZ）の変動を小さくす
る製造方法に関する。
含むリニア集積回路（IC）等の半導体装置に対
して、耐湿性を良くし、定電圧ダイオードの降伏
電圧、即ち Zener電圧（VZ）の変動を小さくす
る製造方法に関する。
従来は基板に素子形成後、パツシベーシヨン用
のカバー膜として基板上に燐珪酸ガラス（PSG）
膜を被着していたが、耐湿性向上のためこの上に
さらに窒化珪素（Si3N4）膜を被着することが、
特にプラスチツクパツケージのリニアICにおい
て多くなつてきた。
のカバー膜として基板上に燐珪酸ガラス（PSG）
膜を被着していたが、耐湿性向上のためこの上に
さらに窒化珪素（Si3N4）膜を被着することが、
特にプラスチツクパツケージのリニアICにおい
て多くなつてきた。
この場合、定電圧ダイオードはVZに印加され、
ホツトエレクトロンがSi3N4膜にたまり、VZの変
動を起こすことがあり、何等かの対策が望まれて
いる。
ホツトエレクトロンがSi3N4膜にたまり、VZの変
動を起こすことがあり、何等かの対策が望まれて
いる。
第３図ａ，ｂは従来例によるICの定電圧ダイ
オード領域の断面図を示す。
オード領域の断面図を示す。
第３図ａにおいて、珪素（Si）基板１の上にｎ
型エピタキシヤル層２を堆積し、この層内に拡散
等によりｐ型不純物を導入してｐ型領域３を形成
する。このようにしてできたpn接合により定電
圧ダイオードが構成される。
型エピタキシヤル層２を堆積し、この層内に拡散
等によりｐ型不純物を導入してｐ型領域３を形成
する。このようにしてできたpn接合により定電
圧ダイオードが構成される。
つぎに厚さ4000Åの熱酸化による二酸化珪素
（SiO2）膜４を被着し、通常のリソグラフイ工程
を用いてパターニングして電極コンタクト窓を開
け、ついでアルミニウム（A1）膜を基板全面に
被着し、パターニングして電極５Ａ，５Ｂを形成
する。
（SiO2）膜４を被着し、通常のリソグラフイ工程
を用いてパターニングして電極コンタクト窓を開
け、ついでアルミニウム（A1）膜を基板全面に
被着し、パターニングして電極５Ａ，５Ｂを形成
する。
つぎにカバー膜として、気相成長（CVD）に
よる厚さ10000〜15000ÅのPSG膜６と、CVDに
よる厚さ3000〜5000ÅのSi3N4膜７を順次被着す
る。
よる厚さ10000〜15000ÅのPSG膜６と、CVDに
よる厚さ3000〜5000ÅのSi3N4膜７を順次被着す
る。
第３図ｂにおいて、パターニングして定電圧ダ
イオード領域上のSi3N4膜７を除去する。
イオード領域上のSi3N4膜７を除去する。
この場合、最終のパツシベーシヨン膜として
Si3N4膜７を用いているが、膜中に珪素−水素
（Si‐Ｈ）結合を含み定電圧ダイオードのVZを変
動させるため、定電圧ダイオード領域上のSi3N4
膜７を除去している。そのため定電圧ダイオード
の領域の耐湿性が悪く、信頼性に問題を生じてい
た。
Si3N4膜７を用いているが、膜中に珪素−水素
（Si‐Ｈ）結合を含み定電圧ダイオードのVZを変
動させるため、定電圧ダイオード領域上のSi3N4
膜７を除去している。そのため定電圧ダイオード
の領域の耐湿性が悪く、信頼性に問題を生じてい
た。
耐湿性を良くするため、パツシベーシヨン膜と
してSi3N4膜を用いると、定電圧ダイオードのVZ
を変動させる。そのため従来例のようにPSG膜
とSi3N4膜の二重膜を用い、定電圧ダイオード領
域上だけPSG膜にすると耐湿性で問題を生ずる。
してSi3N4膜を用いると、定電圧ダイオードのVZ
を変動させる。そのため従来例のようにPSG膜
とSi3N4膜の二重膜を用い、定電圧ダイオード領
域上だけPSG膜にすると耐湿性で問題を生ずる。
上記問題点は、半導体基板上に定電圧ダイオー
ド領域を含む半導体装置を形成し、該半導体装置
の全領域に保護膜および窒化珪素膜を順次被覆形
成し、次いで該定電圧ダイオードの降伏電圧の変
動を抑制するように、該定電圧ダイオード領域上
の部分の該窒化珪素膜に選択的に酸素を導入する
半導体装置の製造方法により解決される。
ド領域を含む半導体装置を形成し、該半導体装置
の全領域に保護膜および窒化珪素膜を順次被覆形
成し、次いで該定電圧ダイオードの降伏電圧の変
動を抑制するように、該定電圧ダイオード領域上
の部分の該窒化珪素膜に選択的に酸素を導入する
半導体装置の製造方法により解決される。
耐湿性を良くするため、パツシベーシヨン膜と
してSi3N4膜を用いると、膜中にSiHを含み定電
圧ダイオードのVZを変動させるため、Si3N4膜中
に酸素（O2）を導入してSiHを減少させる。
してSi3N4膜を用いると、膜中にSiHを含み定電
圧ダイオードのVZを変動させるため、Si3N4膜中
に酸素（O2）を導入してSiHを減少させる。
第２図はパツシベーシヨン膜中のSiHの吸光度
と屈折率の関係図である。
と屈折率の関係図である。
図は、SiNとSiONとSiOの代表的な例につい
て、Ｏを増やしてゆくとSiHが減少する様子が示
されている。
て、Ｏを増やしてゆくとSiHが減少する様子が示
されている。
第１図ａ，ｂは本発明によるICの定電圧ダイ
オード領域の断面図を示す。
オード領域の断面図を示す。
第１図ａにおいて、Si基板１の上にｎ型エピタ
キシヤル層２を堆積し、この層内に拡散等により
ｐ型不純物を導入してｐ型領域３を形成する。こ
のようにしてできたpn接合により定電圧ダイオ
ードが構成される。
キシヤル層２を堆積し、この層内に拡散等により
ｐ型不純物を導入してｐ型領域３を形成する。こ
のようにしてできたpn接合により定電圧ダイオ
ードが構成される。
つぎに厚さ4000Åの熱酸化によるSiO2膜４を
被着し、通常のリソグラフイ工程を用いてパター
ニングして電極コンタクト窓を開け、ついでA1
膜を基板全面に被着し、パターニングして電極５
Ａ，５Ｂを形成する。
被着し、通常のリソグラフイ工程を用いてパター
ニングして電極コンタクト窓を開け、ついでA1
膜を基板全面に被着し、パターニングして電極５
Ａ，５Ｂを形成する。
つぎにカバー膜として、CVDによる厚さ10000
〜15000ÅのPSG膜６と、CVDによる厚さ3000〜
5000ÅのSi3N4膜７を順次被着する。
〜15000ÅのPSG膜６と、CVDによる厚さ3000〜
5000ÅのSi3N4膜７を順次被着する。
Si3N4膜７をの被着は、低温プラズマ成長によ
り、反応ガスとしてモノシラン（SiH4）とアン
モニア（NH3）と窒素（N2）の混合ガスを用い、
0.2Torrに減圧して300℃で、周波数50kHz、電
力500Wを印加して行う。
り、反応ガスとしてモノシラン（SiH4）とアン
モニア（NH3）と窒素（N2）の混合ガスを用い、
0.2Torrに減圧して300℃で、周波数50kHz、電
力500Wを印加して行う。
第１図ｂにおいて、レジスト８を基板全面に被
着し、パターニングして定電圧ダイオード領域上
のレジストを除去する。
着し、パターニングして定電圧ダイオード領域上
のレジストを除去する。
つぎに酸素イオンを50keVのエネルギで、ドー
ズ量1013cm-2程度注入する。
ズ量1013cm-2程度注入する。
つぎにレジスト８を除去する。
この場合も、最終のパツシベーシヨン膜として
Si3N4膜７を用いているが、酸素をイオン注入し
て膜中のSiHを減少させている。
Si3N4膜７を用いているが、酸素をイオン注入し
て膜中のSiHを減少させている。
以上詳細に説明したように本発明によれば、最
終のパツシベーシヨン膜としてSi3N4膜を用いて
いても、膜中のSiHを減少させることにより、定
電圧ダイオードのVZの変動を抑え、かつ耐湿性
を維持でき、信頼性を向上できる。
終のパツシベーシヨン膜としてSi3N4膜を用いて
いても、膜中のSiHを減少させることにより、定
電圧ダイオードのVZの変動を抑え、かつ耐湿性
を維持でき、信頼性を向上できる。
第１図ａ，ｂは本発明によるICの定電圧ダイ
オード領域の断面図、第２図はパツシベーシヨン
膜中のSiHの吸光度と屈折率の関係図、第３図
ａ，ｂは従来例によるICの定電圧ダイオード領
域の断面図を示す。 図において、１はSi基板、２はｎ型エピタキシ
ヤル層、３はｐ型領域、４はSiO2膜、５はAl膜、
５Ａ，５Ｂは電極、６はPSG膜、７はSi3N4膜、
８はレジストを示す。
オード領域の断面図、第２図はパツシベーシヨン
膜中のSiHの吸光度と屈折率の関係図、第３図
ａ，ｂは従来例によるICの定電圧ダイオード領
域の断面図を示す。 図において、１はSi基板、２はｎ型エピタキシ
ヤル層、３はｐ型領域、４はSiO2膜、５はAl膜、
５Ａ，５Ｂは電極、６はPSG膜、７はSi3N4膜、
８はレジストを示す。
Claims (1)
- １ 半導体基板上に定電圧ダイオード領域を含む
半導体装置を形成し、該半導体装置の全領域に保
護膜及び窒化珪素膜を順次被覆形成し、次いで該
定電圧ダイオードの降伏電圧の変動を抑制するよ
うに、該定電圧ダイオード領域上の部分の該窒化
珪素膜に選択的に酸素を導入することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190807A JPS6167924A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190807A JPS6167924A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167924A JPS6167924A (ja) | 1986-04-08 |
| JPH0473614B2 true JPH0473614B2 (ja) | 1992-11-24 |
Family
ID=16264071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190807A Granted JPS6167924A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167924A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222538A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | アルミニウム系配線のカバー膜形成方法 |
| KR100269611B1 (ko) * | 1997-12-16 | 2000-12-01 | 김영환 | 보호막형성방법 |
-
1984
- 1984-09-12 JP JP59190807A patent/JPS6167924A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6167924A (ja) | 1986-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050085092A1 (en) | Multi-layer dielectric containing diffusion barrier material | |
| CN85104651A (zh) | 金属氧化物半导体绝缘工艺 | |
| US4883766A (en) | Method of producing thin film transistor | |
| JPS6022497B2 (ja) | 半導体装置 | |
| US3906620A (en) | Method of producing multi-layer structure | |
| CA1052476A (en) | Method for manufacture of a semiconductor device | |
| US5144391A (en) | Semiconductor device which relieves internal stress and prevents cracking | |
| JPH0473614B2 (ja) | ||
| JPS6145869B2 (ja) | ||
| US4380115A (en) | Method of making a semiconductor device with a seal | |
| JPS61172339A (ja) | 半導体装置の製造方法 | |
| JPH02130961A (ja) | 電界効果型トランジスタ | |
| KR100280797B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01304735A (ja) | 半導体装置の保護膜形成方法 | |
| JPS6052580B2 (ja) | 半導体装置に於ける表面保護膜の製法 | |
| JPH09129625A (ja) | 半導体素子の層間絶縁膜形成方法 | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JPS6344725A (ja) | 半導体装置の製造方法 | |
| JPH0245932A (ja) | 半導体装置におけるパッシベーション構造 | |
| JPS60213032A (ja) | 半導体装置およびその製造方法 | |
| JPS6150378B2 (ja) | ||
| JPS6058651A (ja) | 半導体装置 | |
| JPH043978A (ja) | 半導体装置の製造方法 | |
| JPS60153164A (ja) | 半導体装置 | |
| JP2571491Y2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |