JPH0245932A - 半導体装置におけるパッシベーション構造 - Google Patents
半導体装置におけるパッシベーション構造Info
- Publication number
- JPH0245932A JPH0245932A JP19678688A JP19678688A JPH0245932A JP H0245932 A JPH0245932 A JP H0245932A JP 19678688 A JP19678688 A JP 19678688A JP 19678688 A JP19678688 A JP 19678688A JP H0245932 A JPH0245932 A JP H0245932A
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- silicon film
- polycrystalline silicon
- layer
- insulation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体回路を湿気等から保護するためのパッシベーショ
ンに関し。
ンに関し。
半導体回路を構成する多結晶シリコン膜抵抗素子に水素
がトラップされて特性変化を生じる現象を防止すること
を目的とし。
がトラップされて特性変化を生じる現象を防止すること
を目的とし。
半導体回路が形成された基板面を覆う保護絶縁層の表面
に接してシリコン層が堆積されるように構成する。
に接してシリコン層が堆積されるように構成する。
本発明は、半導体回路を湿気等から保護するためのパッ
シベーションに関する。
シベーションに関する。
半導体装置のパッケージの一つとして、半導体回路が形
成された基板（チップ）を樹脂中にモールドする。いわ
ゆるプラスチックパッケージが用いられている。この場
合には、シリコン基板等に形成された半導体回路を湿気
等から保護するためのパッシベーションとして、一般に
、基板上面全体を窒化シリコン膜を覆ったのちモールド
することが行われている。窒化シリコン膜は耐湿性が高
（、かつ、半導体回路の配線を構成するアルミニウムの
融点以下の温度で形成できるため、多用されている。通
常の熱分解によるＣＶＤ法による窒化シリコン膜の形成
は、８００℃以上の温度で行うことが必要であるが、４
００℃程度の低温で形成可能な方法として、プラズマＣ
ＶＤ法が用いられる。
成された基板（チップ）を樹脂中にモールドする。いわ
ゆるプラスチックパッケージが用いられている。この場
合には、シリコン基板等に形成された半導体回路を湿気
等から保護するためのパッシベーションとして、一般に
、基板上面全体を窒化シリコン膜を覆ったのちモールド
することが行われている。窒化シリコン膜は耐湿性が高
（、かつ、半導体回路の配線を構成するアルミニウムの
融点以下の温度で形成できるため、多用されている。通
常の熱分解によるＣＶＤ法による窒化シリコン膜の形成
は、８００℃以上の温度で行うことが必要であるが、４
００℃程度の低温で形成可能な方法として、プラズマＣ
ＶＤ法が用いられる。
一方、半導体回路には、多結晶シリコン膜から成る抵抗
素子が用いられる場合がある。第４図は。
素子が用いられる場合がある。第４図は。
上記多結晶シリコン膜抵抗素子を有する半導体装置にお
ける従来のパッシベーション構造の例を示す要部断面図
であって、シリコンチップのような半導体基板１上に層
間絶縁層２が形成されており。
ける従来のパッシベーション構造の例を示す要部断面図
であって、シリコンチップのような半導体基板１上に層
間絶縁層２が形成されており。
眉間絶縁層２に所定形状・寸法の多結晶シリコン膜から
成る抵抗素子３が形成されている。抵抗素子３は、これ
を構成する多結晶シリコン膜を堆積する工程中もしくは
堆積後に１例えば燐（Ｐ）のような不純物を注入され、
所定のシート抵抗を有するように調節されている。図示
のように、多結晶シリコン膜抵抗素子３は２例えば層間
絶縁層２に設けられたコンタクト孔を通じて、半導体基
板１に形成されている拡散層４に接続されている。
成る抵抗素子３が形成されている。抵抗素子３は、これ
を構成する多結晶シリコン膜を堆積する工程中もしくは
堆積後に１例えば燐（Ｐ）のような不純物を注入され、
所定のシート抵抗を有するように調節されている。図示
のように、多結晶シリコン膜抵抗素子３は２例えば層間
絶縁層２に設けられたコンタクト孔を通じて、半導体基
板１に形成されている拡散層４に接続されている。
多結晶シリコン膜抵抗素子３上には１例えば硼珪酸ガラ
ス（ＰＳＧ）から成る保護絶縁層５が形成されており、
さらに、保護絶縁層５上全面にパッシベーション用の窒
化シリコン膜６が形成されている。なお１図において、
符号７は、半導体回路の内部接続をするための、アルミ
ニウムから成る配線である。
ス（ＰＳＧ）から成る保護絶縁層５が形成されており、
さらに、保護絶縁層５上全面にパッシベーション用の窒
化シリコン膜６が形成されている。なお１図において、
符号７は、半導体回路の内部接続をするための、アルミ
ニウムから成る配線である。
ところで、上記のようなプラズマＣＶＤ法を用いて形成
された窒化シリコン膜６には水素が含有されている。そ
の量は１例えば２０％（分子数比）に達する場合がある
。この水素は、その後の熱処理工程１例えば半導体回路
チップにアルミニウム線等の外部配線をボンディング後
に行われるアニル工程、においてｐｓｃ保護絶縁層５を
透過し、多結晶シリコン膜抵抗素子３にトラップされる
。その結果、多結晶シリコン膜抵抗素子３の抵抗値が一
般に低下する。
された窒化シリコン膜６には水素が含有されている。そ
の量は１例えば２０％（分子数比）に達する場合がある
。この水素は、その後の熱処理工程１例えば半導体回路
チップにアルミニウム線等の外部配線をボンディング後
に行われるアニル工程、においてｐｓｃ保護絶縁層５を
透過し、多結晶シリコン膜抵抗素子３にトラップされる
。その結果、多結晶シリコン膜抵抗素子３の抵抗値が一
般に低下する。
上記の現象は１次のように考えられている。まず、プラ
ズマＣＶＤにおいては、窒化シリコン膜６を形成するた
めの原料ガスの一つである５ｉＨ４（シラン）が解離し
て＋ ＳｉＨ３” 、 ５ｉｎ２” 、 ＳｉＨ”等の
ラジカルを生じ、これらが窒化シリコン膜の成長ととも
に膜中に取り込まれる。もう一方の原料ガスであるＮＨ
３（アンモニア）についても同様である。このようにし
て、窒化シリコン膜６に多量の水素（Ｈ）が含有される
。
ズマＣＶＤにおいては、窒化シリコン膜６を形成するた
めの原料ガスの一つである５ｉＨ４（シラン）が解離し
て＋ ＳｉＨ３” 、 ５ｉｎ２” 、 ＳｉＨ”等の
ラジカルを生じ、これらが窒化シリコン膜の成長ととも
に膜中に取り込まれる。もう一方の原料ガスであるＮＨ
３（アンモニア）についても同様である。このようにし
て、窒化シリコン膜６に多量の水素（Ｈ）が含有される
。
一方、前記のように抵抗素子３を構成する多結晶シリコ
ン膜に注入された＃ （Ｐ）の一部は、多結晶シリコン
膜の結晶粒表面のダングリングボンドと結合している。
ン膜に注入された＃ （Ｐ）の一部は、多結晶シリコン
膜の結晶粒表面のダングリングボンドと結合している。
しかしながら、窒化シリコン膜６中の水素が、上記のよ
うな熱処理工程において多結晶シリコン膜抵抗素子３ま
で拡散すると、この水素は前記ダングリングボンドと結
合している燐（Ｐ）原子と置換する。その結果、遊離し
たＰ原子が多結晶シリコン粒子内に拡散し、不純物濃度
を上昇させ、その結果、抵抗素子３の抵抗値が低下する
。
うな熱処理工程において多結晶シリコン膜抵抗素子３ま
で拡散すると、この水素は前記ダングリングボンドと結
合している燐（Ｐ）原子と置換する。その結果、遊離し
たＰ原子が多結晶シリコン粒子内に拡散し、不純物濃度
を上昇させ、その結果、抵抗素子３の抵抗値が低下する
。
上記の抵抗値変化は熱処理条件の変動によってバラツク
ため、多結晶シリコン膜抵抗素子３の抵抗を所定値に制
御することが困難となる。
ため、多結晶シリコン膜抵抗素子３の抵抗を所定値に制
御することが困難となる。
本発明は、上記窒化シリコン膜６からの拡散水素による
多結晶シリコン膜抵抗素子３の抵抗値変動を防止するこ
とを目的とする。
多結晶シリコン膜抵抗素子３の抵抗値変動を防止するこ
とを目的とする。
上記目的は、半導体回路が形成された基板面を覆う保護
絶縁層の表面に接してシリコン層が堆積されていること
を特徴とする本発明に係る半導体装置におけるパッシベ
ーション構造によって達成される。
絶縁層の表面に接してシリコン層が堆積されていること
を特徴とする本発明に係る半導体装置におけるパッシベ
ーション構造によって達成される。
多結晶シリコン膜抵抗素子と窒化シリコン膜との間に別
のシリコン層を介在させ、 ＰＳＧ等から成る保護絶縁
層を透過する水素を遮断する。シリコン層は耐湿性にす
ぐれているので、それ自身をパッシベーション膜として
用いることができる。したがって、窒化シリコン膜の代
わりにシリコン層をＰＳＧ保護絶縁層上全面に堆積した
パッシベーション構造が提供される。
のシリコン層を介在させ、 ＰＳＧ等から成る保護絶縁
層を透過する水素を遮断する。シリコン層は耐湿性にす
ぐれているので、それ自身をパッシベーション膜として
用いることができる。したがって、窒化シリコン膜の代
わりにシリコン層をＰＳＧ保護絶縁層上全面に堆積した
パッシベーション構造が提供される。
以下本発明の実施例を図面を参照して説明する。
以下の図面において、既出の図面におけるのと同じ部分
には同一符号を付しである。
には同一符号を付しである。
第１図は本発明のパッシベーション構造の一実施例を示
す要部断面図であって、符号１ないし７によって示され
る部分の材料、構造および形成条件は、第４図における
対応部分と同じである。
す要部断面図であって、符号１ないし７によって示され
る部分の材料、構造および形成条件は、第４図における
対応部分と同じである。
第１図においては、多結晶シリコン膜抵抗素子３と窒化
シリコン膜６との間に、厚さ０．１ μｍ程度の多結晶
シリコン層１０が設けられている。同図においては多結
晶シリコン層１０は保護絶縁層５中に埋め込まれた構造
となっているが、これは１例えばＣＶＤ法により保護絶
縁層５を堆積する工程において、原料ガスをシリコン層
生成用のガスに一時切り換えることによって容易に実施
可能である。
シリコン膜６との間に、厚さ０．１ μｍ程度の多結晶
シリコン層１０が設けられている。同図においては多結
晶シリコン層１０は保護絶縁層５中に埋め込まれた構造
となっているが、これは１例えばＣＶＤ法により保護絶
縁層５を堆積する工程において、原料ガスをシリコン層
生成用のガスに一時切り換えることによって容易に実施
可能である。
多結晶シリコン層１０の形成は、ＳｉＪ、（ジシラン）
または５ｉＪｅ（）ジシラン）を原料ガスとし。
または５ｉＪｅ（）ジシラン）を原料ガスとし。
減圧下における熱分解反応を利用するＣＶＯ法により行
う。これらの原料ガスを用いることにより。
う。これらの原料ガスを用いることにより。
アルミニウム配線の融点６６０℃より充分低い５００°
Ｃないしそれ以下の温度で多結晶シリコン層を生成可能
である。また、熱分解反応ＣＶＤを用いるため活性ラジ
カルを生じず、多結晶シリコン層１０に水素が吸蔵され
ることがない。以下に各層または膜の生成条件、ならび
に、その後のアニール条件の一例をまとめて示す。
Ｃないしそれ以下の温度で多結晶シリコン層を生成可能
である。また、熱分解反応ＣＶＤを用いるため活性ラジ
カルを生じず、多結晶シリコン層１０に水素が吸蔵され
ることがない。以下に各層または膜の生成条件、ならび
に、その後のアニール条件の一例をまとめて示す。
■多結晶シリコン膜抵抗素子３
原料ガス： ５ｉ）Ｉ４（シラン）、 全圧： １Ｔｏ
ｒｒ。
ｒｒ。
生成温度＝６２０℃、燐（Ｐ） ドープ。
膜抵抗： ４０００Ω／口
■ｐｓｃ保護絶縁層５
原料ガス： ５ｉＨｔ＋ＰＩｈ ＋Ｑ□、全圧：全圧：
大気圧生成温度：４２層 ■多結晶シリコン層１０ 原料ガス： ５１２Ｈ＆＋ 全圧： ５Ｔｏｒｒ。
大気圧生成温度：４２層 ■多結晶シリコン層１０ 原料ガス： ５１２Ｈ＆＋ 全圧： ５Ｔｏｒｒ。
生成温度：４００℃
■窒化シリコン膜６
原料ガス： ５ｉＪ６，全圧： ＩＴｏｒｒ。
生成温度： １Ｔｏｒｒ， プラズマＣＶＤ■アニー
ル条件 温度二５００℃，雰囲気：大気圧窒素 多結晶シリコン層１０を設けない場合には，多結晶シリ
コン膜抵抗素子３の膜抵抗が上記アニールにより初期値
４０００Ω／口から１０００Ω／口まで低下するが．多
結晶シリコン層１０を設けた場合には。
ル条件 温度二５００℃，雰囲気：大気圧窒素 多結晶シリコン層１０を設けない場合には，多結晶シリ
コン膜抵抗素子３の膜抵抗が上記アニールにより初期値
４０００Ω／口から１０００Ω／口まで低下するが．多
結晶シリコン層１０を設けた場合には。
上記アニール後においても３７００Ω／口であり，誤差
範囲内で一定とみなすことができる。
範囲内で一定とみなすことができる。
第２図および第３図は本発明のパッシベーション構造の
別の実施例を示す要部断面図であって。
別の実施例を示す要部断面図であって。
符号１ないし７によって示される部分の材料，構造およ
び形成条件は，上記実施例における対応部分と同じであ
る。
び形成条件は，上記実施例における対応部分と同じであ
る。
窒化シリコン膜６からの水素の拡散防止作用に関して，
多結晶シリコン層１０は必ずしも保護絶縁層５中に埋め
込まれている必要はない。したがって、第２図の構造に
おいては，多結晶シリコン層１０は保護絶縁層５上に設
けられており，第１図に示すような多結晶シリコン層ｌ
Ｏと窒化シリコン膜６間に保護絶縁層５が存在しない。
多結晶シリコン層１０は必ずしも保護絶縁層５中に埋め
込まれている必要はない。したがって、第２図の構造に
おいては，多結晶シリコン層１０は保護絶縁層５上に設
けられており，第１図に示すような多結晶シリコン層ｌ
Ｏと窒化シリコン膜６間に保護絶縁層５が存在しない。
第２図の構造は， ＣＶＯ法により上記と同じ条件下で
多結晶シリコン層１０を生成したのち原料を切り換え，
ただちに窒化シリコン膜６を生成することによって可能
である。
多結晶シリコン層１０を生成したのち原料を切り換え，
ただちに窒化シリコン膜６を生成することによって可能
である。
シリコン層は耐湿性に優れていることが知られている。
また、不純物をドープしないシリコン層は絶縁層と同程
度の高抵抗性を有する。したがって、その上に窒化シリ
コン膜を形成しなくてもパッシベーションが可能である
ことになる。第３図は保護絶縁層５上に多結晶，シリコ
ン層１０を生成したのち，前記実施例におけるような窒
化シリコン膜６を形成しない構造を示す。これは、第４
図に示す構造において，窒化シリコン膜６の代わりにシ
リコン層１０を形成した場合に相当する。シリコン層１
０は，上記のように熱分解反応をによるＣＶＤ法を用い
て生成できるため，窒化シリコン膜６のような多結晶シ
リコン膜抵抗素子３に対する抵抗値変化の問題を生じな
い。しかもその生成温度は４００℃程度で窒化シリコン
膜６のそれと変わらず。
度の高抵抗性を有する。したがって、その上に窒化シリ
コン膜を形成しなくてもパッシベーションが可能である
ことになる。第３図は保護絶縁層５上に多結晶，シリコ
ン層１０を生成したのち，前記実施例におけるような窒
化シリコン膜６を形成しない構造を示す。これは、第４
図に示す構造において，窒化シリコン膜６の代わりにシ
リコン層１０を形成した場合に相当する。シリコン層１
０は，上記のように熱分解反応をによるＣＶＤ法を用い
て生成できるため，窒化シリコン膜６のような多結晶シ
リコン膜抵抗素子３に対する抵抗値変化の問題を生じな
い。しかもその生成温度は４００℃程度で窒化シリコン
膜６のそれと変わらず。
むしろ生成速度は窒化シリコン膜６のそれより高いので
．製造工程の短縮上有利である。
．製造工程の短縮上有利である。
本発明によれば、半導体装置における多結晶シリコン膜
抵抗素子の抵抗値変化を低減し、半導体装置の特性の再
現性および・安定性の向上、製造歩留りの向上を可能と
する効果がある。
抵抗素子の抵抗値変化を低減し、半導体装置の特性の再
現性および・安定性の向上、製造歩留りの向上を可能と
する効果がある。
５は保護絶縁層。
６は窒化シリコン膜。
７はアルミニウム配線。
１０はシリコン層
である。
第１図は本発明のパッシベーション構造の一実施例を示
す要部断面図。 第２図および第３図は本発明のパッシベーション構造の
別の実施例を示す要部断面図。 第４図は多結晶シリコン膜抵抗素子を有する半導体装置
における従来のパッシベーション構造の例を示す要部断
面図 である。 図において。 １は半導体基板。 ２は層間絶縁層。 ３は多結晶シリコン膜抵抗素子。 ４は拡散層。
す要部断面図。 第２図および第３図は本発明のパッシベーション構造の
別の実施例を示す要部断面図。 第４図は多結晶シリコン膜抵抗素子を有する半導体装置
における従来のパッシベーション構造の例を示す要部断
面図 である。 図において。 １は半導体基板。 ２は層間絶縁層。 ３は多結晶シリコン膜抵抗素子。 ４は拡散層。
Claims (1)
- 半導体回路が形成された基板面を覆う保護絶縁層の表面
に接してシリコン層が堆積されていることを特徴とする
半導体装置におけるパッシベーション構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19678688A JPH0245932A (ja) | 1988-08-06 | 1988-08-06 | 半導体装置におけるパッシベーション構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19678688A JPH0245932A (ja) | 1988-08-06 | 1988-08-06 | 半導体装置におけるパッシベーション構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0245932A true JPH0245932A (ja) | 1990-02-15 |
Family
ID=16363617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19678688A Pending JPH0245932A (ja) | 1988-08-06 | 1988-08-06 | 半導体装置におけるパッシベーション構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0245932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440168A (en) * | 1993-02-22 | 1995-08-08 | Ryoden Semiconductor System Engineering Corporation | Thin-film transistor with suppressed off-current and Vth |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113334A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Manufacture of passivation film |
| JPS6135523A (ja) * | 1984-07-27 | 1986-02-20 | New Japan Radio Co Ltd | 半導体装置 |
| JPS61117840A (ja) * | 1984-11-14 | 1986-06-05 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1988
- 1988-08-06 JP JP19678688A patent/JPH0245932A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113334A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Manufacture of passivation film |
| JPS6135523A (ja) * | 1984-07-27 | 1986-02-20 | New Japan Radio Co Ltd | 半導体装置 |
| JPS61117840A (ja) * | 1984-11-14 | 1986-06-05 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440168A (en) * | 1993-02-22 | 1995-08-08 | Ryoden Semiconductor System Engineering Corporation | Thin-film transistor with suppressed off-current and Vth |
| US5885858A (en) * | 1993-02-22 | 1999-03-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing thin-film transistor |
| US6103556A (en) * | 1993-02-22 | 2000-08-15 | Mitsubishi Denki Kabushiki Kaisha | Thin-film transistor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008373B1 (ko) | 반도체 장치의 제조방법 | |
| KR19980024000A (ko) | 반도체 장치 및 그 보호 절연층의 제조방법 | |
| KR970013315A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH0245932A (ja) | 半導体装置におけるパッシベーション構造 | |
| JPH0750295A (ja) | 半導体装置の製造方法 | |
| JPH03133131A (ja) | 半導体装置 | |
| JPH02151032A (ja) | 半導体装置の製造方法 | |
| KR100259166B1 (ko) | 반도체 소자의 제조방법 | |
| US4380115A (en) | Method of making a semiconductor device with a seal | |
| JP2668043B2 (ja) | 保護絶縁膜を有する半導体装置，その製造方法およびその製造装置 | |
| JPH03175632A (ja) | 半導体装置およびその製造方法 | |
| JPS6150378B2 (ja) | ||
| JP2700351B2 (ja) | 半導体装置およびその製造方法 | |
| JP2830295B2 (ja) | 半導体装置の製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0579184B2 (ja) | ||
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| JP2659193B2 (ja) | 半導体装置 | |
| JPH0473614B2 (ja) | ||
| JPH0620990A (ja) | 半導体装置の製造方法 | |
| JPH0562970A (ja) | 半導体装置 | |
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| JPH03276723A (ja) | 絶縁薄膜およびその形成方法 | |
| JPH03135026A (ja) | 半導体形成用絶縁基板 | |
| US6949448B2 (en) | Local oxidation of silicon (LOCOS) method employing graded oxidation mask |