JPH0473817B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、PCM多重伝送路中に接続されて、
多重伝送路中の任意のチヤネル信号を分岐挿入す
るための分岐中継装置に関する。

発明の概要 本発明はPCM多重伝送路の任意のチヤネルを
分岐挿入する分岐中継装置において、受信信号を
一旦記憶回路に蓄積し、受信信号とは独立なパル
ス発生回路の出力するタイミングパルスに従つて
前記記憶回路から読出した信号の一部を分岐し、
残りの通過信号には挿入回路によつて別のチヤネ
ル信号を挿入しかつ前記パルス発生回路の出力す
るタイミングパルスによつて新たなフレーム同期
信号を挿入して線路に送出するようにしたもので
ある。

一多重伝送路区間における障害が他の多重伝送
路区間に波及することを防止できるという効果が
ある。

従来技術 従来、PCM多重伝送路から任意のチヤネル信
号を分岐、挿入するためには、第３図または第４
図に示すような構成が取られている。第３図の構
成は、PCM多重変換装置１を２台縦続接続して、
多重信号を一旦複数のチヤネル信号に分離して、
通過チヤネル２はそのまま縦続接続して分岐、挿
入チヤネル３と共に再び多重化して伝送路に送出
するようにしている。この場合は、多重化信号を
一度チヤネル信号に分離して、チヤネルレベルで
縦続接続するため、装置が複雑かつ大規模とな
り、またチヤネル縦続接続によつて中継品質が劣
化するという欠点がある。

第４図の構成は、入出力インタフエース回路７
間に分岐回路５と挿入回路６を縦続接続して、分
岐回路５から任意の分岐チヤネル信号をチヤネル
入出力回路に分岐し、通過チヤネル信号は多重信
号のまま通過させ、また挿入チヤネル信号は挿入
回路６によつて上記多重信号中の該当するタイム
スロツトに挿入するようにしている。この場合は
回路規模が小さくてすみ、中継による劣化も生じ
ない。しかし、入力側の多重伝送区間に障害が発
生した場合に、以下に述べるように出力側の多重
伝送区間に障害が波及してしまうという欠点があ
る。

第５図は、第４図の分岐構成の詳細例を示すブ
ロツク図である。すなわち、受信回路９の出力を
分岐回路１２と同期回路１０に供給し、同期回路
１０は受信回路９の出力信号によつてフレーム同
期を確立し、受信信号のフレーム位相に同期した
同期パルスを発生する。パルス発生回路１１は上
記フレーム同期パルスに基づいて、分岐回路１
２、挿入回路１３、フレームパルス挿入回路１４
等の動作に必要な各種タイミングパルスを生成し
てそれらに供給する。

分岐回路１２はパルス発生回路１１から入力さ
れるタイミングパルスを使用して任意のチヤネル
信号を分離抽出してチヤネル入出力回路８に分岐
出力する。挿入回路１３は、分岐回路の出力信号
（分岐チヤネル以外の信号）の空チヤネルのタイ
ムスロツトにチヤネル入出力回路８から入力され
るチヤネル信号を挿入してフレームパルス挿入回
路１４へ出力し、フレームパルス挿入回路１４は
挿入回路１３の出力にフレーム同期信号を挿入し
て送信回路１５を通して多重伝送路に送出する。
上述の分岐回路１２、挿入回路１３、フレームパ
ルス挿入回路１４等は、すべてパルス発生回路の
発生するタイミングパルスによつて動作している
ため、入力側の多重伝送路区間が障害になつて同
期回路１０が同期外れになつたときは動作するこ
とができないため、出力側の多重伝送路区間にも
障害が波及するという欠点がある。

発明が解決しようとする問題点 本発明は、上述の従来の欠点を解決し、多重伝
送路区間で発生した障害を他の区間に波及させな
いような分岐中継装置を提供するものである。

問題点を解決するための手段 本発明の分岐中継装置は、PCM多重伝送路に
接続されて任意のチヤネル信号の分岐挿入を行な
う分岐中継装置において、 PCM信号を受信する受信回路と、 該受信回路の出力信号からフレーム同期を確立
する同期回路と、 前記受信回路の出力信号を一時蓄積するための
記憶回路と、 前記同期回路１０の出力するフレーム同期パル
スによつて駆動されて上記記憶回路の書込みアド
レス信号を発生する書込みカウンタと、 受信信号とは独立して各部動作に必要なタイミ
ングパルスを発生するパルス発生回路と、 該パルス発生回路の出力するタイミングパルス
でトリガされて前記記憶回路の読出しアドレス信
号を順次発生する読出しカウンタと、 前記記憶回路の出力信号中の任意のチヤネル信
号をチヤネル入出力回路に分岐するための分岐回
路と、 該分岐回路の出力する通過チヤネルの信号にチ
ヤネル入出力回路から入力される挿入チヤネルの
信号を挿入する挿入回路と、 該挿入回路の出力信号に前記パルス発生回路の
出力するタイミングパルスによつてフレーム同期
信号を挿入するフレームパルス挿入回路と、 該フレームパルス発生回路の出力を線路に送出
する送信回路とを備えたことを特徴とする。

発明の実施例 次に、本発明について、図面を参照して詳細に
説明する。

第１図は、本発明の一実施例を示すブロツク図
である。すなわち、受信回路９の出力を記憶回路
１６と同期回路１０に供給し、同期回路１０は受
信回路９の出力信号によつて受信信号のフレーム
位相に同期した同期パルスを発生する。書込みカ
ウンタ（Ｗカウンタ）１７は上記フレーム同期信
号によつてトリガされてカウントを開始し、順次
記憶回路１６の書込みアドレスを発生する。従つ
て、記憶回路１６は、受信信号のフレーム位相に
同期して入力信号を書込む。一方、パルス発生回
路１１は受信信号とは独立な発振器を内蔵してお
り、該発振器によつて読出しカウンタ（Ｒカウン
タ）１８、分岐回路１２、挿入回路１３およびフ
レームパルス挿入回路１４の動作に必要なタイミ
ングパルスを発生して、それぞれに供給する。読
出しカウンタ１８はパルス発生回路１１から供給
されるフレーム位相を示すタイミングパルスを起
点としてカウントを開始し、記憶回路１６の読出
しアドレス信号を発生して記憶回路１６に供給す
る。従つて、記憶回路１６から受信信号とは独立
したフレーム位相で読出された多重信号が分岐回
路１２に入力される。

分岐回路１２はパルス発生回路１１から入力さ
れるタイミングパルスを使用して任意のチヤネル
信号を分離抽出してチヤネル入出力回路８に分岐
出力する。挿入回路１３は、分岐回路１２の出力
信号（分岐チヤネル以外の信号）の空チヤネルの
タイムスロツトにチヤネル入出力回路８から入力
されるチヤネル信号を挿入してフレームパルス挿
入回路１４に出力し、フレームパルス挿入回路１
４は挿入回路１３の出力信号にフレーム同期信号
を挿入して送信回路１５を通して多重伝送路に送
出する。本実施例においては、上述の分岐回路１
２、挿入回路１３、フレームパルス挿入回路１４
等はすべてパルス発生回路１１の発生するタイミ
ングパルスによつて動作しているため同期回路１
０が同期外れを発生した場合においてもフレーム
パルス挿入回路１４からはフレーム同期信号を含
む多重信号が送出されている。ただし、受信回路
９の受信信号はでたらめであるので通過チヤネル
は障害になることは勿論であるが、送信側の多重
伝送路区間における同期は確立されており、また
分岐挿入のチヤネルには障害を発生しない。

第２図は本実施例の動作を説明するための各部
信号を示すタイムチヤートである。今、同図Ａに
示すようなPCM多重伝送路が受信回路９に入力
しているものとすると、同期回路１０からは同図
Ｂに示すような同期パルスが受信信号の各フレー
ム先頭位置で出力される。従つて、記憶回路１６
の０番地から例えば24番地までには、同図Ｃに示
すように同期パターンＦに続いてチヤネル１〜２
４のチヤネル信号が書込まれる。一方パルス発生
回路１１から同図Ｄに示すようなマルチフレーム
パルスが読出しカウンタ１８に供給され、読出し
カウンタ１８は該パルスによつてトリガされてカ
ウントを開始して記憶回路１６の読出しアドレス
として供給する。従つて、記憶回路１６の出力は
同図Ｅに示すように、受信信号とは独立したフレ
ーム位相の信号となる。記憶回路１６の出力から
分岐回路１２によつて任意のチヤネル信号を分岐
し、また挿入回路１３によつて任意のチヤネル信
号を挿入することは容易である。これらの分岐、
挿入は、すべてパルス発生回路１１の出力するタ
イミングパルスに従つて行なわれるから、受信側
に障害が発生した期間においてもフレームパルス
挿入回路１４の出力にはフレーム同期パターンＦ
は常に正常に送出されている（同図Ｅ）。このと
き記憶回路１６の内容がすべて“１”にホールド
されるようにしておくことは、後続の区間でビツ
ト同期情報が喪失されない点から望ましい。

また、障害が回復したときは、同期回路１０が
受信信号によつて同期を確立して書込みカウンタ
１７をトリガすることにより、記憶回路１６の０
番地から順に各チヤネル信号が書込まれることに
より、障害を発生していたチヤネルも回復するこ
とは勿論である。

発明の効果 以上のように、本発明においては、受信信号か
ら確立したフレーム同期によつて記憶回路に入力
信号を書込み、該記憶回路１６の読出しは、受信
フレーム位相とは独立な発振器によつて作成した
独立なフレーム位相に従つて読出して、該読出し
信号から任意のチヤネル信号を分岐し、また空チ
ヤネルに挿入チヤネル信号を乗せて送出するよう
にし、かつフレーム同期信号もパルス発生回路の
タイミングパルスによつて送信フレームの先頭に
負荷して送出するように構成したから、入力側の
多重区間の使用該によつて出力側多重区間の同期
が乱されて障害が波及することを防止できるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は上記実施例の各部信号の一例を示すタイ
ムチヤート、第３図および第４図はそれぞれ従来
の分岐中継装置の構成例を示すブロツク図、第５
図は第４図の構成の詳細例を示すブロツク図であ
る。 図において、１：PCM多重変換装置、２：中
継するチヤネル、３：分岐チヤネル、５：分岐回
路、６：挿入回路、７：入出力インタフエース回
路、８：チヤネル入出力回路、９：受信回路、１
０：同期回路、１１：パルス発生回路、１２：分
岐回路、１３：挿入回路、１４：フレームパルス
挿入回路、１５：送信回路、１６：記憶回路、１
７：書込みカウンタ、１８：読出しカウンタ。

Claims (1)

1. 【特許請求の範囲】 １ PCM多重伝送路の途中に接続されて任意の
   チヤネル信号の分岐挿入を行なう分岐中継装置に
   おいて、 PCM信号を受信する受信回路と、 該受信回路の出力信号からフレーム同期を確立
   する同期回路と、 前記受信回路の出力信号を一時蓄積するための
   記憶回路と、 前記同期回路の出力するフレーム同期パルスに
   よつて駆動されて上記記憶回路の書込みアドレス
   信号を発生する書込みカウンタと、 受信信号とは独立して各部動作に必要なタイミ
   ングパルスを発生するパルス発生回路と、 該パルス発生回路の出力するタイミングパルス
   でトリガされて前記記憶回路の読出しアドレス信
   号を順次発生する読出しカウンタと、 前記記憶回路の出力信号中の任意のチヤネル信
   号をチヤネル入出力回路に分岐するための分岐回
   路と、 該分岐回路の出力する通過チヤネルの信号にチ
   ヤネル入出力回路から入力される挿入チヤネルの
   信号を挿入する挿入回路と、 該挿入回路の出力信号に前記パルス発生回路の
   出力するタイミングパルスによつてフレーム同期
   信号を挿入するフレームパルス挿入回路と、 該フレームパルス発生回路の出力を線路に送出
   する送信回路とを備えたことを特徴とする分岐中
   継装置。