JPH0473818B2 - - Google Patents

Info

Publication number
JPH0473818B2
JPH0473818B2 JP8819785A JP8819785A JPH0473818B2 JP H0473818 B2 JPH0473818 B2 JP H0473818B2 JP 8819785 A JP8819785 A JP 8819785A JP 8819785 A JP8819785 A JP 8819785A JP H0473818 B2 JPH0473818 B2 JP H0473818B2
Authority
JP
Japan
Prior art keywords
signal
circuit
frame phase
channel
multiplex transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8819785A
Other languages
English (en)
Other versions
JPS61245729A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8819785A priority Critical patent/JPS61245729A/ja
Publication of JPS61245729A publication Critical patent/JPS61245729A/ja
Publication of JPH0473818B2 publication Critical patent/JPH0473818B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、PCM多重伝送路の途中で任意のチ
ヤネル信号を分岐挿入する分岐中継方法に関す
る。
発明の概要 本発明はPCM多重伝送路の途中で、受信した
PCM多重信号を一旦記憶回路に蓄積し、受信信
号とは独立なフレーム位相発生回路の出力するフ
レーム位相に従つて前記記憶回路から読出した信
号の一部を分岐し、空いたチヤネルのタイムスロ
ツトには別のチヤネル信号を挿入して多重伝送路
へ送出することにより分岐および中継を行なう方
法である。
従来技術 従来、PCM多重伝送路から任意のチヤネル信
号を分岐、挿入するためには、第2図または第3
図に示すような構成が取られている。第2図の構
成は、PCM多重変換装置1を2台縦続接続して、
多重信号を一旦複数のチヤネル信号に分離して、
通過チヤネル2はそのまま縦続接続して分岐、挿
入チヤネル3と共に再び多重化して伝送路に送出
するようにしている。この場合は、多重化信号を
一度チヤネル信号に分離して、チヤネルレベルで
縦続接続するため、装置が複雑かつ大規模とな
り、またチヤネル縦続接続によつて中継品質が劣
化するという欠点がある。
第3図の構成は、入出力インタフエース回路7
間に分岐回路5と挿入回路6を縦続接続して、分
岐回路5から任意の分岐チヤネル信号をチヤネル
入出力回路8に分岐し、通過チヤネル信号は多重
信号のまま通過させ、また挿入チヤネル信号は挿
入回路6によつて上記多重信号中の該当するタイ
ムスロツトに挿入するようにしている。この場合
は回路規模が小さくてすみ、中継による劣化も生
じない。しかし、分岐中継装置は受信信号からフ
レーム位相を確立して分岐、挿入回路を動作させ
ているため、入力側の多重伝送区間に障害が発生
した場合に同期外れを起して受信フレーム位相が
乱れるため、分岐、挿入回路の動作も乱れて分岐
回線も障害になる。また、出力側の多重伝送区間
にも次々と障害が波及してしまうという欠点があ
る。完全にフレーム位相が外れてしまえば、分岐
挿入回路の内蔵するフレーム位相回路が独自に自
走し始めるため、後続の中継装置や分岐中継装置
は、次第に同期を回復していくが、回復までには
かなりの時間がかかることになる。また、入力側
の障害が回復したときは、再び受信信号のフレー
ム位相で動作するようになるが、自走中のフレー
ム位相と異なるため後続の中継装置等は再び同期
外れを起して新たなフレーム位相に同期引込みを
することになる。従つて、1多重区間の障害発生
時と回復時に、後続の多重伝送区間では2回同期
外れを起すことになる。
発明が解決しようとする問題点 本発明は、上述の従来の欠点を解決し、入力側
の多重伝送路区間で発生した障害を出力側の多重
伝送路区間に波及させないような分岐中継方法を
提供するものである。
問題点を解決するための方法 本発明の分岐中継方法は、PCM多重信号を受
信信号のフレーム位相に合わせて記憶回路に書込
み、該記憶回路から受信信号とは独立なフレーム
位相に従つて読出した信号から任意のチヤネル信
号を分離して分岐し、空いたチヤネルのタイムス
ロツトには別のチヤネル信号を挿入して送出する
ようにしたものである。入力側の多重伝送路が障
害を発生した場合でも出力側の多重伝送路には独
立なフレーム位相の多重信号を送出することがで
きるため、入力側の障害が出力側に波及しない。
発明の実施例 次に、本発明について、図面を参照して詳細に
説明する。
第1図は、本発明の一実施例を示すブロツク図
である。すなわち、受信回路9の出力を記憶回路
11と第1のフレーム位相発生回路10に供給
し、第1のフレーム位相発生回路10は受信回路
9の出力信号に対して同期を確立し、受信信号の
フレムー位相に同期したフレーム位相パルスを発
生する。記憶回路11は、第1のフレーム位相発
生回路10から供給されるフレーム位相パルスに
よつて0番地から受信号の書込みを開始して順次
1フレーム分の信号を書込む。一方、第2のフレ
ーム位相発生回路12は受信信号とは独立な発振
器を内蔵しており、該発振器によつて記憶回路1
1の読出し信号のフレーム位相を決定する。記憶
回路11は、第2のフレーム位相発生回路12か
ら供給されるフレーム位相に従つて0番地から順
次読出した信号を分岐挿入回路13に送る。分岐
挿入回路13は第2のフレーム位相発生回路12
から入力されるフレーム位相に従つて、記憶回路
11の出力信号から任意のチヤネル信号を分離抽
出してチヤネル入出力回路8へ分岐出力し、ま
た、空いたチヤネルのタイムスロツトにチヤネル
入出力回路8から入力される別のチヤネル信号を
挿入して送信回路14に入力させる。該信号は送
信回路14で伝送路上を伝送するに適した信号波
形(例えばバイポーラ信号)に変換して伝送路に
送出する。
本実施例においては、記憶回路11からの読出
しおよび分岐挿入回路13の分岐挿入等は、第2
のフレーム位相発生回路12の発生する独自のフ
レーム位相パルスによつて動作しているから、入
力側の多重伝送区間に障害が発生して、第1のフ
レーム位相発生回路10が同期外れを発生しても
出力側の多重伝送路には独自のフレーム同期信号
が送出されている。すなわち、入力側の障害が出
力側の多重伝送区間に波及しないという効果があ
る。
また、障害が回復したときは、第1のフレーム
位相発生回路10が受信信号によつて同期を確立
すると、記憶回路11の0番地から順次各チヤネ
ル信号が書込まれることにより、障害を発生して
いたチヤネルも回復することは勿論である。この
場合に後続の多重区間の同期は不変であるから、
従来のように同期を取り直すことはない。
発明の効果 以上のように、本発明においては、受信信号の
フレーム位相に従つて記憶回路に入力信号を書込
み、該記憶回路の読出しは、受信フレーム位相と
は独立な発振器によつて作成した独立なフレーム
位相に従つて読出して、該読出し信号から任意の
チヤネル信号を分岐し、また空チヤネルに挿入チ
ヤネル信号を乗せて送出するようにしたから、入
力側の多重区間の障害によつて出力側多重区間の
同期が乱されて障害が波及することを防止できる
という効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図および第3図はそれぞれ従来の分岐中継方
法の構成例を示すブロツク図である。 図において、1:PCM多重変換装置、2:中
継するチヤネル、3:分岐チヤネル、5:分岐回
路、6:挿入回路、7:入出力インタフエース回
路、8:チヤネル入出力回路、9:受信回路、1
0:第1のフレム位相発生回路、11:記憶回
路、12:第2のフレーム位相発生回路、13:
分岐挿入回路、14:送信回路。

Claims (1)

    【特許請求の範囲】
  1. 1 PCM多重信号を受信信号のフレーム位相に
    合わせて記憶回路に書込み、該記憶回路から受信
    信号とは独立のフレーム位相に従つて読出した信
    号から任意のチヤネル信号を分離して分岐し、空
    いたチヤネルのタイムスロツトには別のチヤネル
    信号を挿入して送出するとともに、出力側の多重
    伝送路には独立のフレーム同期信号を送出するこ
    とを特徴とする分岐中継方法。
JP8819785A 1985-04-24 1985-04-24 分岐中継方法 Granted JPS61245729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8819785A JPS61245729A (ja) 1985-04-24 1985-04-24 分岐中継方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8819785A JPS61245729A (ja) 1985-04-24 1985-04-24 分岐中継方法

Publications (2)

Publication Number Publication Date
JPS61245729A JPS61245729A (ja) 1986-11-01
JPH0473818B2 true JPH0473818B2 (ja) 1992-11-24

Family

ID=13936173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8819785A Granted JPS61245729A (ja) 1985-04-24 1985-04-24 分岐中継方法

Country Status (1)

Country Link
JP (1) JPS61245729A (ja)

Also Published As

Publication number Publication date
JPS61245729A (ja) 1986-11-01

Similar Documents

Publication Publication Date Title
JPS6264194A (ja) デジタル伝送網における通信制御、監視方法
JPS6214546A (ja) 準同期バツフア制御方式
JPH02131040A (ja) ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム
JPH0473818B2 (ja)
JPS61245728A (ja) 分岐中継装置
JPS5915582B2 (ja) デイジタル位相同期方式
JPH07123247B2 (ja) デイジタルデ−タ伝送方法
JPS5811781B2 (ja) タジユウデイジタルカイセンモウノ ケツゴウブンキソウチ
JP2956795B2 (ja) ディジタル加入者線伝送端局装置のクロック同期方法
JPH0315868B2 (ja)
DE3509511A1 (de) Verfahren und schaltungsanordnung zur phasensprungfreien durchschaltung von breitbandigen digitalsignalen in einem synchronen breitbandkommunikationsnetz
JPH0335632A (ja) 中継局のスタッフ多重変換方式
JP3146263B2 (ja) フレーム同期方式
JP2856470B2 (ja) 2重化構成切り替え方式
JPS643103B2 (ja)
JPH0756962B2 (ja) データ通信システム
JPS60130947A (ja) 通話路同期接続方式
JPH0126576B2 (ja)
JPH0263337A (ja) フレーム同期回路
JPH05136753A (ja) データレート変換装置
JPS6324334B2 (ja)
JPS61125240A (ja) Pcm通信におけるシステムの分割方式
JPH0117626B2 (ja)
JPH058891B2 (ja)
JPS61189744A (ja) フレ−ムバツフア回路