JPH0473955A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0473955A JPH0473955A JP2188478A JP18847890A JPH0473955A JP H0473955 A JPH0473955 A JP H0473955A JP 2188478 A JP2188478 A JP 2188478A JP 18847890 A JP18847890 A JP 18847890A JP H0473955 A JPH0473955 A JP H0473955A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor chip
- semiconductor device
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置及びその製造方法に関し。
特に、気密型半導体装置における封止技術に適用して有
効な技術に関するものである。
効な技術に関するものである。
従来の気密型半導体装置、例えば、特開昭６２−２４９
４２号公報に記載されるように、基板の上に半導体チッ
プを半田バンプ電極に介して実装し両者を電気的に接続
し、パッケージの封止用キャップとの接合部に接着層を
介在させて気密封止したものである。
４２号公報に記載されるように、基板の上に半導体チッ
プを半田バンプ電極に介して実装し両者を電気的に接続
し、パッケージの封止用キャップとの接合部に接着層を
介在させて気密封止したものである。
しかしながら、本発明者は、前記従来の気密型半導体装
置を検討した結果、次の問題点を見い呂し、た。
置を検討した結果、次の問題点を見い呂し、た。
前記従来技術では、半田等のロウ材により封止用キャッ
プと基板（ベース）との接合と、半導体チップの背面と
封止用キャップとの接合とを同時に行うため、半田バン
プ電極が溶けない温度で溶融する材料の選択が難しい。
プと基板（ベース）との接合と、半導体チップの背面と
封止用キャップとの接合とを同時に行うため、半田バン
プ電極が溶けない温度で溶融する材料の選択が難しい。
また、封止用キャップと基板の接合温度と半導体チップ
の背面と封止用キャップとの接合温度の上昇率が異なる
ため封止温度の設定が難しい。
の背面と封止用キャップとの接合温度の上昇率が異なる
ため封止温度の設定が難しい。
また、封止用キャップが少し傾くだけでも封止不良に至
るおそれがある。
るおそれがある。
また、前記半導体チップの背面と封止用キャップとの接
合層にボイドが発生していると、その部分の放熱が十分
になされていないため、熱が蓄積され、パッケージ又は
半導体チップを破損することがある。
合層にボイドが発生していると、その部分の放熱が十分
になされていないため、熱が蓄積され、パッケージ又は
半導体チップを破損することがある。
本発明の目的は、半導体装置の耐湿性を向上することが
可能な技術を提供することにある。
可能な技術を提供することにある。
本発明の他の目的は、キャップと基板と半導体チップの
位置合せ精度を向上することが可能な技術を提供するこ
とにある。
位置合せ精度を向上することが可能な技術を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
（１）基板の上に半導体チップをバンプ電極を介して実
装して両者を電気的に接続し、パッケージのキャップの
裏面に接着剤（熱良伝導性接着剤が好ましい）で半導体
チップの背面を固定し、基板とキャップとの接合部をろ
う材で封止する半導体装置において、前記キャップに半
導体チップに対する位置合せ用凹部を設け、該位置合せ
用凹部に接着剤で半導体チップの背面を固定した半導体
装置である。
装して両者を電気的に接続し、パッケージのキャップの
裏面に接着剤（熱良伝導性接着剤が好ましい）で半導体
チップの背面を固定し、基板とキャップとの接合部をろ
う材で封止する半導体装置において、前記キャップに半
導体チップに対する位置合せ用凹部を設け、該位置合せ
用凹部に接着剤で半導体チップの背面を固定した半導体
装置である。
（２）少なくとも、前記基板と半導体チップとを電気的
に接続した部分を絶縁性充填剤で覆っている。
に接続した部分を絶縁性充填剤で覆っている。
（３）基板の上に半導体チップをバンプ電極を介して実
装して両者を電気的に接続し、キャップに半導体チップ
に対する位置合せ用凹部を設け、該キャップに設けられ
た位置合せ用凹部に接着剤（熱良伝導性接着剤が好まし
い）で半導体チップの背面を固定し、基板とキャップと
の接合部をろう材で封止する半導体装置の製造方法であ
って、前記キャップに絶縁性充填剤注入用貫通孔もしく
は凹状溝を設け、前記半導体チップを封止した後、絶縁
性充填剤を注入する半導体装置の製造方法である。
装して両者を電気的に接続し、キャップに半導体チップ
に対する位置合せ用凹部を設け、該キャップに設けられ
た位置合せ用凹部に接着剤（熱良伝導性接着剤が好まし
い）で半導体チップの背面を固定し、基板とキャップと
の接合部をろう材で封止する半導体装置の製造方法であ
って、前記キャップに絶縁性充填剤注入用貫通孔もしく
は凹状溝を設け、前記半導体チップを封止した後、絶縁
性充填剤を注入する半導体装置の製造方法である。
（４）前記半導体チップを封止した後、前記絶縁性充填
剤注入用貫通孔もしくは凹状溝を通して封止室内を真空
に引き、絶縁性充填剤を封止室内に注入する。
剤注入用貫通孔もしくは凹状溝を通して封止室内を真空
に引き、絶縁性充填剤を封止室内に注入する。
前記（１）の手段によれば、キャップに半導体チップに
対する位置合せ用四部を設け、該位置合せ用凹部に接着
剤で半導体チップの背面を固定することにより、自動位
置決めが可能になり、かつキャップと基板と半導体チッ
プの位置合せ精度を向上することができる。また、キャ
ップの傾きを低減することができるので、封止不良を低
減することができる。
対する位置合せ用四部を設け、該位置合せ用凹部に接着
剤で半導体チップの背面を固定することにより、自動位
置決めが可能になり、かつキャップと基板と半導体チッ
プの位置合せ精度を向上することができる。また、キャ
ップの傾きを低減することができるので、封止不良を低
減することができる。
また、前記半導体チップの背面とキャップとの接合層に
ボイドの発生を低減することができるので、その部分の
放熱の向上をはかることができる。
ボイドの発生を低減することができるので、その部分の
放熱の向上をはかることができる。
これらにより半導体装置の信頼性を向上することがこと
ができる。
ができる。
（２）の手段によれば、少なくとも、前記基板と半導体
チップとを電気的に接続した部分を絶縁性充填剤で覆う
ことにより、半導体装置の耐湿性を向上することができ
るので、半田等のろう材によりキャップと基板（ベース
）との接合と、半導体チップの背面とキャップとの接合
とを同時に行う際の、バンプ電極が溶けない温度で溶融
する材料の選択、及びキャップと基板の接合温度と半導
体チップの背面とキャップとの接合温度の上昇率が異な
る場合の封止温度の設定等を、それ程厳密に行う必要が
ない。
チップとを電気的に接続した部分を絶縁性充填剤で覆う
ことにより、半導体装置の耐湿性を向上することができ
るので、半田等のろう材によりキャップと基板（ベース
）との接合と、半導体チップの背面とキャップとの接合
とを同時に行う際の、バンプ電極が溶けない温度で溶融
する材料の選択、及びキャップと基板の接合温度と半導
体チップの背面とキャップとの接合温度の上昇率が異な
る場合の封止温度の設定等を、それ程厳密に行う必要が
ない。
また、半導体装置の長寿命化がはかれ、かつ信頼性を向
上することができる。
上することができる。
（３）の手段によれば、基板の上に半導体チップをバン
プ電極を介して実装して両者を電気的に接続し、キャッ
プに半導体チップに対する位置合せ用凹部を設け、該キ
ャップに設けられた位置合せ用凹部に接着剤を介在させ
て半導体チップの背面を固定し、基板とキャップとの接
合部をろう材で封止するとともに、前記キャップに絶縁
性充填剤注入用の貫通孔もしくは凹状溝を設け、前記半
導体チップを封止した後、絶縁性充填剤を注入するので
、前記（１）又は（２）の半導体装置を容易に製造する
ことができる。
プ電極を介して実装して両者を電気的に接続し、キャッ
プに半導体チップに対する位置合せ用凹部を設け、該キ
ャップに設けられた位置合せ用凹部に接着剤を介在させ
て半導体チップの背面を固定し、基板とキャップとの接
合部をろう材で封止するとともに、前記キャップに絶縁
性充填剤注入用の貫通孔もしくは凹状溝を設け、前記半
導体チップを封止した後、絶縁性充填剤を注入するので
、前記（１）又は（２）の半導体装置を容易に製造する
ことができる。
（４）の手段によれば、前記半導体チップを封止した後
、前記絶縁性充填剤注入用の貫通孔もしくは凹状溝を通
して封止室内を真空に引き、絶縁性充填剤を注入するの
で、前記封止室内に容易に性充填剤を注入することがで
きる。
、前記絶縁性充填剤注入用の貫通孔もしくは凹状溝を通
して封止室内を真空に引き、絶縁性充填剤を注入するの
で、前記封止室内に容易に性充填剤を注入することがで
きる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第１図は、本発明の半導体装置の一実施例の外観を示す
斜視図、 第２図は、第１図のＸ−Ｘ線で切った断面図、第３図は
、第１図のＹ−Ｙ線で切った断面図、第４図は、第１図
に示すキャップの構成を示す斜視図である。
斜視図、 第２図は、第１図のＸ−Ｘ線で切った断面図、第３図は
、第１図のＹ−Ｙ線で切った断面図、第４図は、第１図
に示すキャップの構成を示す斜視図である。
本実施例の半導体装置は、第１図乃至第４図に示すよう
に、基板（ベース）１の上に半導体チップ２をバンプ電
極（例えば、半田バンプ電極）３を介して実装して両者
を電気的に接続し、キャップ４に半導体チップに対する
位置合せ用凹部５を設け、該キャップ４に設けられた位
置合せ用凹部５に熱良伝導性接着剤（接着剤）６で半導
体チップ２の背面を固定し、基板１とキャップ４との接
合部をろう材７で封止したものである。
に、基板（ベース）１の上に半導体チップ２をバンプ電
極（例えば、半田バンプ電極）３を介して実装して両者
を電気的に接続し、キャップ４に半導体チップに対する
位置合せ用凹部５を設け、該キャップ４に設けられた位
置合せ用凹部５に熱良伝導性接着剤（接着剤）６で半導
体チップ２の背面を固定し、基板１とキャップ４との接
合部をろう材７で封止したものである。
そして、前記キャップ４には、第１図乃至第４図に示す
ように、絶縁性充填剤注入用貫通孔８Ａ及び排気用貫通
孔８Ｂが設けられ、前記半導体チップ２をキャップ４で
封止した後、絶縁性充填剤９が注入されたものである。
ように、絶縁性充填剤注入用貫通孔８Ａ及び排気用貫通
孔８Ｂが設けられ、前記半導体チップ２をキャップ４で
封止した後、絶縁性充填剤９が注入されたものである。
絶縁性充填剤９としては、例えば、シリコーン系充填剤
を用いる。
を用いる。
また、前記キャップ４に設けられている絶縁性充填剤注
入用貫通孔８Ａのみを、第５図の（ｂ）に示すように、
凹状溝８Ｄにしてもよい。
入用貫通孔８Ａのみを、第５図の（ｂ）に示すように、
凹状溝８Ｄにしてもよい。
前述のように、キャップ４に半導体チップ２に対する位
置合せ用凹部５を設け、該位置合せ用凹部５に熱良伝導
性接着剤６で半導体チップ２の背面を固定することによ
り、自動位置決めが可能になり、かつキャップ４と基板
１と半導体チップ２の位置合せ精度を向上することがで
きる。これにより、キャップ４の傾きを低減することが
できるので、封止不良を低減することができる。
置合せ用凹部５を設け、該位置合せ用凹部５に熱良伝導
性接着剤６で半導体チップ２の背面を固定することによ
り、自動位置決めが可能になり、かつキャップ４と基板
１と半導体チップ２の位置合せ精度を向上することがで
きる。これにより、キャップ４の傾きを低減することが
できるので、封止不良を低減することができる。
また、前記半導体チップ２の背面とキャップ４との間の
熱良伝導性接着層６（接合層）に位置ずれ等によるボイ
ドの発生を低減することができるので、その部分の放熱
の向上をはかることができる。
熱良伝導性接着層６（接合層）に位置ずれ等によるボイ
ドの発生を低減することができるので、その部分の放熱
の向上をはかることができる。
これらにより半導体装置の信頼性を向上することができ
る。
る。
また、前記基板１と半導体チップ２とを電気的に接続す
るバンプ電極（例えば、半田バンプ）３の部分を絶縁性
充填剤９で覆うことにより、半導体装置の耐湿性を向上
することができるので、半田等のろう材７によりキャッ
プ４と基板１との接合と、半導体チップ２の背面とキャ
ップ４との接合とを同時に行う際の、バンプ電極（例え
ば、半田バンプ電極）３が溶けない温度で溶融する材料
の選択、及びキャップ４と基板１の接合温度と半導体チ
ップ２の背面とキャップ４との接合温度の上昇率が異な
る場合の封止温度の設定を、それ程厳密に行う必要がな
い。
るバンプ電極（例えば、半田バンプ）３の部分を絶縁性
充填剤９で覆うことにより、半導体装置の耐湿性を向上
することができるので、半田等のろう材７によりキャッ
プ４と基板１との接合と、半導体チップ２の背面とキャ
ップ４との接合とを同時に行う際の、バンプ電極（例え
ば、半田バンプ電極）３が溶けない温度で溶融する材料
の選択、及びキャップ４と基板１の接合温度と半導体チ
ップ２の背面とキャップ４との接合温度の上昇率が異な
る場合の封止温度の設定を、それ程厳密に行う必要がな
い。
また、半導体装置の長寿命化がはかれ、かつ信頼性を向
上することができる。
上することができる。
次に１本実施例の半導体装置の組み立て製造方法につい
て説明する。
て説明する。
第６図に示すように、まず最初に、キャップ４に設けら
れている位置合せ用凹部５に熱良伝導性接着剤（接着剤
）６により、半導体チップ２の背面が接着固定される。
れている位置合せ用凹部５に熱良伝導性接着剤（接着剤
）６により、半導体チップ２の背面が接着固定される。
次に、基板１の上に半導体チップ２がバンプ電極（例え
ば、半田バンプ電極）３を介して電気的に接続されると
ともに、基板１とキャップ４との接合部がろう材７によ
り封止される。
ば、半田バンプ電極）３を介して電気的に接続されると
ともに、基板１とキャップ４との接合部がろう材７によ
り封止される。
次に、基板１とキャップ４との接合部がろう材７により
封止された状態で、シリコーン溶剤等の絶縁性充填剤（
絶縁性充填剤９）の内に浸入させ、絶縁性充填剤注入用
貫通孔８Ａもしくは凹状溝８Ｃから絶縁性充填剤９が注
入され、封止室内の気体（ガス）は、排気用貫通孔８Ｂ
もしくは凹状溝８Ｄから排気される。そして、半導体装
置の外部に付着された絶縁性充填剤９は洗浄により取り
除かれる。
封止された状態で、シリコーン溶剤等の絶縁性充填剤（
絶縁性充填剤９）の内に浸入させ、絶縁性充填剤注入用
貫通孔８Ａもしくは凹状溝８Ｃから絶縁性充填剤９が注
入され、封止室内の気体（ガス）は、排気用貫通孔８Ｂ
もしくは凹状溝８Ｄから排気される。そして、半導体装
置の外部に付着された絶縁性充填剤９は洗浄により取り
除かれる。
このようにすることにより、前述の本実施例のの半導体
装置を容易に組み立て製造することができる。
装置を容易に組み立て製造することができる。
また、前記絶縁性充填剤注入方法の変形例として、第５
図の（ａ）、（ｂ）に示すように、ＭＪｌｉ性充填剤注
入用貫通孔８Ｃもしくは凹状溝８Ｄのみを設けて、第６
図に示す工程で組み立てた後、第７図に示すように、前
記半導体チップ２がパッケージに実装された後、真空吸
引ポンプ（図示していない）に接続された治具１０を用
いて前記絶縁性充填剤注入用貫通孔８Ｃもしくは凹状溝
８Ｄを通して封止室内を真空に引き、この状態で、シリ
コーン溶剤等の絶縁性充填剤９が満されている容器内に
浸入し、前記治具１０をはずすと、絶縁性充填剤注入用
貫通孔８Ｃもしくは凹状溝８Ｄを通して絶縁性充填剤９
が封止室内に注入される。
図の（ａ）、（ｂ）に示すように、ＭＪｌｉ性充填剤注
入用貫通孔８Ｃもしくは凹状溝８Ｄのみを設けて、第６
図に示す工程で組み立てた後、第７図に示すように、前
記半導体チップ２がパッケージに実装された後、真空吸
引ポンプ（図示していない）に接続された治具１０を用
いて前記絶縁性充填剤注入用貫通孔８Ｃもしくは凹状溝
８Ｄを通して封止室内を真空に引き、この状態で、シリ
コーン溶剤等の絶縁性充填剤９が満されている容器内に
浸入し、前記治具１０をはずすと、絶縁性充填剤注入用
貫通孔８Ｃもしくは凹状溝８Ｄを通して絶縁性充填剤９
が封止室内に注入される。
従って、この場合には、前記排気用貫通孔８Ｂは必要で
ない。
ない。
また、前記治具１０を用いる代りに、第６図に示す工程
で半導体チップ２を封止し、封止室内を真空に引き、シ
リコーン溶剤等の絶縁性充填溶剤９に溶解する膜状の蓋
（図示していない）で気密に封止する。この状態で、シ
リコーン溶剤等の絶縁性充填剤９の内に浸入する。この
時、前記膜状の蓋が溶解して絶縁性充填剤注入用貫通孔
８Ａもしくは凹状溝８Ｃを通して絶縁性充填剤９が封止
室内に注入されるようにしてもよい。
で半導体チップ２を封止し、封止室内を真空に引き、シ
リコーン溶剤等の絶縁性充填溶剤９に溶解する膜状の蓋
（図示していない）で気密に封止する。この状態で、シ
リコーン溶剤等の絶縁性充填剤９の内に浸入する。この
時、前記膜状の蓋が溶解して絶縁性充填剤注入用貫通孔
８Ａもしくは凹状溝８Ｃを通して絶縁性充填剤９が封止
室内に注入されるようにしてもよい。
このように、前記封止室内を真空状態にすることにより
、絶縁性充填剤９を前記封止室内に容易に絶縁性充填剤
９を注入することができる。これ、によりさらに耐湿性
を向上させることができる。
、絶縁性充填剤９を前記封止室内に容易に絶縁性充填剤
９を注入することができる。これ、によりさらに耐湿性
を向上させることができる。
また、本発明は、第８図に示すように、複数個の半導体
チップ２を一個の基板１に実装するマルチチップ型半導
体装置に適用することもできる。
チップ２を一個の基板１に実装するマルチチップ型半導
体装置に適用することもできる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
（１）自動位置決めが可能になり、かつキャップと基板
と半導体チップの位置合せ精度を向上することができる
。また、キャップの傾きを低減することができるので、
封止不良を低減することができる。
と半導体チップの位置合せ精度を向上することができる
。また、キャップの傾きを低減することができるので、
封止不良を低減することができる。
また、前記半導体チップの背面とキャップとの接合層に
ボイドの発生を低減することができるので、その部分の
放熱の向上をはかることができる。
ボイドの発生を低減することができるので、その部分の
放熱の向上をはかることができる。
これらにより半導体装置の信頼性を向上することができ
る。
る。
（２）半導体装置の耐湿性を向上することができるので
、半田等のろう材によりキャップと基板（ベース）との
接合と、半導体チップの背面とキャップとの接合とを同
時に行う際の、バンプ電極が溶けない温度で溶融する材
料の選択、及びキャップと基板の接合温度と半導体チッ
プの背面とキャップとの接合温度の上昇率が異なる場合
の封止温度の設定等を、それ程厳密に行う必要がない。
、半田等のろう材によりキャップと基板（ベース）との
接合と、半導体チップの背面とキャップとの接合とを同
時に行う際の、バンプ電極が溶けない温度で溶融する材
料の選択、及びキャップと基板の接合温度と半導体チッ
プの背面とキャップとの接合温度の上昇率が異なる場合
の封止温度の設定等を、それ程厳密に行う必要がない。
また、半導体装置の長寿命化がはかれ、かつ信頼性を向
上することがことができる。
上することがことができる。
（３）本発明の半導体装置を容易に製造することができ
る。
る。
（４）前記半導体チップを封止した後、前記絶縁性充填
剤注入用の貫通孔もしくは凹状溝を通して封止室内を真
空に引き、絶縁性充填剤を注入するので、前記封止室内
に容易に絶縁性充填剤を注入することができる。
剤注入用の貫通孔もしくは凹状溝を通して封止室内を真
空に引き、絶縁性充填剤を注入するので、前記封止室内
に容易に絶縁性充填剤を注入することができる。
第１図は、本発明の半導体装置の一実施例の全体外観を
示す斜視図、 第２図は、第１図のＸ−Ｘ線で切った断面図、第３図は
、第１図のＹ−Ｙ線で切った断面図、第４図は、第１図
に示すキャップの構成を示す斜視図、 第５図は、第１図に示すキャップの変形例を示す断面図
、 第６図は、本実施例の組み立て製造方法を説明するため
の図、 第７図は、絶縁性充填剤注入方法の変形例を説明するた
めの図、 第８図は、本発明をマルチチップ型半導体装置に適用し
た実施例を説明するための図である。 図中、１・・・基板（ベース）、２・・・半導体チップ
、３・・・バンプ電極、４・・・キャップ、５・・・位
置合せ用凹部、６・・・熱良伝導性接着剤（接着剤）、
７・・・接着剤（ろう材）、８Ａ、８Ｇ・・・絶縁性充
填剤注入用貫通孔、８Ｂ・・・排気用貫通孔、８Ｄ・・
・絶縁性充填剤注入用凹状溝、９・・・絶縁性充填剤、
１０・・・治具。
示す斜視図、 第２図は、第１図のＸ−Ｘ線で切った断面図、第３図は
、第１図のＹ−Ｙ線で切った断面図、第４図は、第１図
に示すキャップの構成を示す斜視図、 第５図は、第１図に示すキャップの変形例を示す断面図
、 第６図は、本実施例の組み立て製造方法を説明するため
の図、 第７図は、絶縁性充填剤注入方法の変形例を説明するた
めの図、 第８図は、本発明をマルチチップ型半導体装置に適用し
た実施例を説明するための図である。 図中、１・・・基板（ベース）、２・・・半導体チップ
、３・・・バンプ電極、４・・・キャップ、５・・・位
置合せ用凹部、６・・・熱良伝導性接着剤（接着剤）、
７・・・接着剤（ろう材）、８Ａ、８Ｇ・・・絶縁性充
填剤注入用貫通孔、８Ｂ・・・排気用貫通孔、８Ｄ・・
・絶縁性充填剤注入用凹状溝、９・・・絶縁性充填剤、
１０・・・治具。
Claims (1)
- 【特許請求の範囲】 １、基板の上に半導体チップをバンプ電極を介して実装
して両者を電気的に接続し、パッケージのキャップの裏
面に接着剤（熱良伝導性接着剤が好ましい）で半導体チ
ップの背面を固定し、基板とキャップとの接合部をろう
材で封止する半導体装置において、前記キャップに半導
体チップに対する位置合せ用凹部を設け、該位置合せ用
凹部に接着剤で半導体チップの背面を固定したことを特
徴とする半導体装置。 ２、少なくとも、前記基板と半導体チップとを電気的に
接続した部分を絶縁性充填剤で覆っていることを特徴と
する請求項１に記載の半導体装置。 ３、基板の上に半導体チップをバンプ電極を介して実装
して両者を電気的に接続し、キャップに半導体チップに
対する位置合せ用凹部を設け、該キャップに設けられた
位置合せ用凹部に接着剤（熱良伝導性接着剤が好ましい
）で半導体チップの背面を固定し、基板とキャップとの
接合部をろう材で封止する半導体装置の製造方法であっ
て、前記キャップに絶縁性充填剤注入用貫通孔もしくは
凹状溝を設け、前記半導体チップを封止した後、絶縁性
充填剤を注入することを特徴とする半導体装置の製造方
法。 ４、前記半導体チップを封止した後、前記絶縁性充填剤
注入用貫通孔もしくは凹状溝を通して封止室内を真空に
引き、絶縁性充填剤を封止室内に注入することを特徴と
する請求項３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188478A JPH0473955A (ja) | 1990-07-16 | 1990-07-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188478A JPH0473955A (ja) | 1990-07-16 | 1990-07-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0473955A true JPH0473955A (ja) | 1992-03-09 |
Family
ID=16224433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188478A Pending JPH0473955A (ja) | 1990-07-16 | 1990-07-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0473955A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866952A (en) * | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
| US6320257B1 (en) * | 1994-09-27 | 2001-11-20 | Foster-Miller, Inc. | Chip packaging technique |
| US6445062B1 (en) | 1999-02-19 | 2002-09-03 | Nec Corporation | Semiconductor device having a flip chip cavity with lower stress and method for forming same |
| KR20030001039A (ko) * | 2001-06-28 | 2003-01-06 | 동부전자 주식회사 | 반도체 캡슐화 구조 |
| JP2003080111A (ja) * | 2001-09-12 | 2003-03-18 | Mitsui Mining & Smelting Co Ltd | 電気集塵機の集塵極の湾曲部矯正方法 |
-
1990
- 1990-07-16 JP JP2188478A patent/JPH0473955A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320257B1 (en) * | 1994-09-27 | 2001-11-20 | Foster-Miller, Inc. | Chip packaging technique |
| US5866952A (en) * | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
| US6445062B1 (en) | 1999-02-19 | 2002-09-03 | Nec Corporation | Semiconductor device having a flip chip cavity with lower stress and method for forming same |
| KR20030001039A (ko) * | 2001-06-28 | 2003-01-06 | 동부전자 주식회사 | 반도체 캡슐화 구조 |
| JP2003080111A (ja) * | 2001-09-12 | 2003-03-18 | Mitsui Mining & Smelting Co Ltd | 電気集塵機の集塵極の湾曲部矯正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271058B1 (en) | Method of manufacturing semiconductor device in which semiconductor chip is mounted facedown on board | |
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JPH08288776A (ja) | プラスチック封止ｓａｗ装置および方法 | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| JP2904141B2 (ja) | 半導体装置 | |
| JP2973792B2 (ja) | 樹脂封止形半導体装置 | |
| JPH05226487A (ja) | 半導体装置 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH0473955A (ja) | 半導体装置及びその製造方法 | |
| JP2867954B2 (ja) | チップ型半導体装置の製造方法 | |
| JPH0487354A (ja) | 半導体装置 | |
| JP3706226B2 (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| US6404059B1 (en) | Semiconductor device having a mounting structure and fabrication method thereof | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JPS60165742A (ja) | 半導体装置 | |
| JPS6259887B2 (ja) | ||
| JP2531768B2 (ja) | 半田封止構造 | |
| JPH0334445A (ja) | 半導体集積回路装置およびその封止構造 | |
| JP2003174107A (ja) | 密閉型電子部品組立方法及び密閉済ｓａｗフィルタ | |
| JP3409673B2 (ja) | 電子回路装置の組立方法 | |
| JPH05175251A (ja) | 半導体装置 | |
| JPH0492457A (ja) | 半導体装置 | |
| JPH11145194A (ja) | フリップチップの実装方法および実装構造 |