JPH05226487A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05226487A JPH05226487A JP4059246A JP5924692A JPH05226487A JP H05226487 A JPH05226487 A JP H05226487A JP 4059246 A JP4059246 A JP 4059246A JP 5924692 A JP5924692 A JP 5924692A JP H05226487 A JPH05226487 A JP H05226487A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- lsi chip
- wiring board
- semiconductor device
- opening edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/153—Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 封止キャップとＬＳＩチップの間隔を一定に
して信頼性を高める。 【構成】 配線基板２におけるキャップ９の開口縁と対
向する部位にキャップ９の開口縁部が臨む凹溝２６を設
ける。この凹溝２６に、キャップ９の開口縁部を半田２
７を介して接合させた。キャップ９の開口縁部を凹溝２
６内に挿入させる寸法を変えることによって、ＬＳＩチ
ップ１とキャップ９との間の間隔が変わる。ＬＳＩチッ
プ１の実装高さや傾き、また、キャップ深さのばらつき
が吸収される。ＬＳＩチップ１とキャップ９との間に充
填する接着剤の量の管理が容易になり、最適な量をもっ
て接着できる。
して信頼性を高める。 【構成】 配線基板２におけるキャップ９の開口縁と対
向する部位にキャップ９の開口縁部が臨む凹溝２６を設
ける。この凹溝２６に、キャップ９の開口縁部を半田２
７を介して接合させた。キャップ９の開口縁部を凹溝２
６内に挿入させる寸法を変えることによって、ＬＳＩチ
ップ１とキャップ９との間の間隔が変わる。ＬＳＩチッ
プ１の実装高さや傾き、また、キャップ深さのばらつき
が吸収される。ＬＳＩチップ１とキャップ９との間に充
填する接着剤の量の管理が容易になり、最適な量をもっ
て接着できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩチップに気密封
止用キャップが被冠された半導体装置に関するものであ
る。
止用キャップが被冠された半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来のこの種の半導体装置としては、図
６に示すように構成されたものがある。図６は従来の半
導体装置を示す断面図で、同図に示す半導体装置はIEIC
E TRANSACTIONS.（VOL.E74，NO.8，P2333，AUGUST 199
1）に掲載されたものである。
６に示すように構成されたものがある。図６は従来の半
導体装置を示す断面図で、同図に示す半導体装置はIEIC
E TRANSACTIONS.（VOL.E74，NO.8，P2333，AUGUST 199
1）に掲載されたものである。
【０００３】図６において、１はＴＡＢ ＬＳＩチップ
で、このＬＳＩチップ１はフェイスダウンで配線基板２
上に実装されている。なお、３はＴＡＢリードを示す。
４は前記ＬＳＩチップ１と配線基板２との間に介装され
たシリコンラバーである。
で、このＬＳＩチップ１はフェイスダウンで配線基板２
上に実装されている。なお、３はＴＡＢリードを示す。
４は前記ＬＳＩチップ１と配線基板２との間に介装され
たシリコンラバーである。
【０００４】５は前記ＬＳＩチップ１を気密封止するた
めのキャップで、このキャップ５は開口縁部が前記配線
基板２側にシーム溶接されている。なお、このキャップ
５の内側底部はＬＳＩチップ１の上面に接着されてい
る。
めのキャップで、このキャップ５は開口縁部が前記配線
基板２側にシーム溶接されている。なお、このキャップ
５の内側底部はＬＳＩチップ１の上面に接着されてい
る。
【０００５】この半導体装置では、配線基板２に実装さ
れた状態でのＬＳＩチップ１の高さ方向寸法のばらつき
や傾きは、シリコンラバー４をＬＳＩチップ１と配線基
板２との間に緩衝材として介在させることで吸収してい
た。
れた状態でのＬＳＩチップ１の高さ方向寸法のばらつき
や傾きは、シリコンラバー４をＬＳＩチップ１と配線基
板２との間に緩衝材として介在させることで吸収してい
た。
【０００６】図６に示した半導体装置はＬＳＩチップ１
がＴＡＢリード３を介して配線基板２に接続されていた
が、フェイスダウンでＬＳＩチップを実装する半導体装
置としては図７に示すように構成されたものもある。
がＴＡＢリード３を介して配線基板２に接続されていた
が、フェイスダウンでＬＳＩチップを実装する半導体装
置としては図７に示すように構成されたものもある。
【０００７】図７はフリップチップ実装方式の従来の半
導体装置の一部を拡大して示す断面図である。図７に示
した半導体装置は、第４１回ＥＣＴＣ論文集１９９１年
（Ｐ７０４）に掲載されたものである。同図において前
記図６で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。図７に示す
半導体装置では、ＬＳＩチップ１は、半田バンプ６によ
り配線基板２上に設けられた薄膜７上のパッド８に接続
されている。
導体装置の一部を拡大して示す断面図である。図７に示
した半導体装置は、第４１回ＥＣＴＣ論文集１９９１年
（Ｐ７０４）に掲載されたものである。同図において前
記図６で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。図７に示す
半導体装置では、ＬＳＩチップ１は、半田バンプ６によ
り配線基板２上に設けられた薄膜７上のパッド８に接続
されている。
【０００８】そして、ＡｌＮキャップ９を配線基板２に
半田１０を介して半田付けすることによりＬＳＩチップ
１が気密封止されている。この半導体装置では、実装後
のＬＳＩチップ１の高さ寸法のばらつきを吸収する方法
として、ＬＳＩチップ１を載せた後の高さに合うような
キャップ９を使用していた。
半田１０を介して半田付けすることによりＬＳＩチップ
１が気密封止されている。この半導体装置では、実装後
のＬＳＩチップ１の高さ寸法のばらつきを吸収する方法
として、ＬＳＩチップ１を載せた後の高さに合うような
キャップ９を使用していた。
【０００９】
【発明が解決しようとする課題】図６に示した従来の半
導体装置ではシリコンラバー４を使用することによって
キャップ５とＬＳＩチップ１との間の接着厚を一定にし
ていたが、近年のＬＳＩチップの信号数の増加に伴い、
バンプを介してＬＳＩチップの面全体から信号を取出す
ようなフリップチップ実装や、入出力用の微小ピンを介
してＬＳＩチップの面全体から信号を取出す実装構造を
採用しようとすると、シリコンラバーのような弾性体で
ＬＳＩチップ下面から接続部を保護することが不可能と
なる。
導体装置ではシリコンラバー４を使用することによって
キャップ５とＬＳＩチップ１との間の接着厚を一定にし
ていたが、近年のＬＳＩチップの信号数の増加に伴い、
バンプを介してＬＳＩチップの面全体から信号を取出す
ようなフリップチップ実装や、入出力用の微小ピンを介
してＬＳＩチップの面全体から信号を取出す実装構造を
採用しようとすると、シリコンラバーのような弾性体で
ＬＳＩチップ下面から接続部を保護することが不可能と
なる。
【００１０】そのような不具合は図７に示したようにＬ
ＳＩチップ実装後にキャップ９の選別を行なうことによ
ってキャップ９とＬＳＩチップ１との接着厚を一定にす
ればよい。ところが、図７に示した構造では、キャップ
９を複数種類形成しておかなければならず、コスト，歩
留りの悪化につながるという問題がある。
ＳＩチップ実装後にキャップ９の選別を行なうことによ
ってキャップ９とＬＳＩチップ１との接着厚を一定にす
ればよい。ところが、図７に示した構造では、キャップ
９を複数種類形成しておかなければならず、コスト，歩
留りの悪化につながるという問題がある。
【００１１】キャップ高さとＬＳＩチップ実装高さの調
整を行なわないと、図８に示す配線基板２からキャップ
９の内側底部（内壁）までの高さＨのばらつきは±０．
０３mm程度あり、前記配線基板２からフェイスダウン実
装されているＬＳＩチップ１上面までの高さｈのばらつ
きは±０．０５mmあるため、ＬＳＩチップ１とキャップ
９とを接着する接着剤１１の厚みは最低厚０．０３mmと
すると０．０３〜０．２１mmとばらつくことになる。な
お、図８はキャップの寸法を変えない場合の従来の半導
体装置の一部を拡大して示す断面図である。
整を行なわないと、図８に示す配線基板２からキャップ
９の内側底部（内壁）までの高さＨのばらつきは±０．
０３mm程度あり、前記配線基板２からフェイスダウン実
装されているＬＳＩチップ１上面までの高さｈのばらつ
きは±０．０５mmあるため、ＬＳＩチップ１とキャップ
９とを接着する接着剤１１の厚みは最低厚０．０３mmと
すると０．０３〜０．２１mmとばらつくことになる。な
お、図８はキャップの寸法を変えない場合の従来の半導
体装置の一部を拡大して示す断面図である。
【００１２】接着剤１１が厚くなると、発熱源であるＬ
ＳＩチップ１から放熱面となるキャップ９の上面までの
熱抵抗が増加し、冷却効果が低下するという問題が生じ
る。また、接着剤１１が厚くなると接着剤１１中のボイ
ド除去が困難となり、熱抵抗の増加、熱ストレスによる
クラックの発生等、信頼性，品質も劣るという問題もあ
る。
ＳＩチップ１から放熱面となるキャップ９の上面までの
熱抵抗が増加し、冷却効果が低下するという問題が生じ
る。また、接着剤１１が厚くなると接着剤１１中のボイ
ド除去が困難となり、熱抵抗の増加、熱ストレスによる
クラックの発生等、信頼性，品質も劣るという問題もあ
る。
【００１３】
【課題を解決するための手段】本発明に係る半導体装置
は、配線基板側におけるキャップの開口縁と対向する部
位にキャップの開口縁部が臨む凹溝を設け、この凹溝
に、キャップの開口縁部を半田を介して接合させたもの
である。
は、配線基板側におけるキャップの開口縁と対向する部
位にキャップの開口縁部が臨む凹溝を設け、この凹溝
に、キャップの開口縁部を半田を介して接合させたもの
である。
【００１４】
【作用】キャップの開口縁部を凹溝内に挿入させる寸法
を変えることによって、ＬＳＩチップとキャップとの間
の間隔が変わるから、ＬＳＩチップの実装高さや傾きが
吸収される。
を変えることによって、ＬＳＩチップとキャップとの間
の間隔が変わるから、ＬＳＩチップの実装高さや傾きが
吸収される。
【００１５】
【実施例】以下、本発明の一実施例を図１および図２に
よって詳細に説明する。図１は本発明に係る半導体装置
の断面図、図２は本発明に係る半導体装置の要部を拡大
して示す断面図である。これらの図において前記図６な
いし図８で説明したものと同一もしくは同等部材につい
ては、同一符号を付し詳細な説明は省略する。
よって詳細に説明する。図１は本発明に係る半導体装置
の断面図、図２は本発明に係る半導体装置の要部を拡大
して示す断面図である。これらの図において前記図６な
いし図８で説明したものと同一もしくは同等部材につい
ては、同一符号を付し詳細な説明は省略する。
【００１６】図１および図２に示す半導体装置は、ＬＳ
Ｉチップ１のバンプ状外部接続端子２１が半田２２を介
して配線基板２にフェイスダウンで実装されている。配
線基板２は、内部にＷ，Ａｇ−Ｐｄ等の導体配線２３を
有し、表面にはＬＳＩチップ１のバンプ状外部接続端子
２１と電気的に接続されるＬＳＩ接続用パッド２４が設
けられ、裏面には不図示のＭＬＳ（Multi-Layer Substr
ate）等に接続される外部接続端子２５が設けられてい
る。
Ｉチップ１のバンプ状外部接続端子２１が半田２２を介
して配線基板２にフェイスダウンで実装されている。配
線基板２は、内部にＷ，Ａｇ−Ｐｄ等の導体配線２３を
有し、表面にはＬＳＩチップ１のバンプ状外部接続端子
２１と電気的に接続されるＬＳＩ接続用パッド２４が設
けられ、裏面には不図示のＭＬＳ（Multi-Layer Substr
ate）等に接続される外部接続端子２５が設けられてい
る。
【００１７】また、前記配線基板２におけるキャップ９
の開口縁と対向する部位には、キャップ９の開口縁部が
全周にわたって臨む凹溝２６が形成されている。この凹
溝２６内には半田２７が充填されている。
の開口縁と対向する部位には、キャップ９の開口縁部が
全周にわたって臨む凹溝２６が形成されている。この凹
溝２６内には半田２７が充填されている。
【００１８】そして、前記凹溝２６内に開口縁部を臨ま
せてキャップ９が半田付けされており、ＬＳＩチップ１
が気密封止されている。なお、本実施例で使用するキャ
ップ９は、放熱性の高い材質、例えばＣｕ／Ｗ、ＡｌＮ
などによって有底角筒状に形成されている。また、ＬＳ
Ｉチップ１はキャップ９に熱伝導性の高い接着剤２８
（例えば８０Ａｕ／２０Ｓｎ半田）等により十分に固着
されている。
せてキャップ９が半田付けされており、ＬＳＩチップ１
が気密封止されている。なお、本実施例で使用するキャ
ップ９は、放熱性の高い材質、例えばＣｕ／Ｗ、ＡｌＮ
などによって有底角筒状に形成されている。また、ＬＳ
Ｉチップ１はキャップ９に熱伝導性の高い接着剤２８
（例えば８０Ａｕ／２０Ｓｎ半田）等により十分に固着
されている。
【００１９】前記凹溝２６の寸法は、図２に示すよう
に、例えばキャップ９の側壁９ａの厚みａを０．２mmと
すると、凹溝２６の開口幅ｂは０．３mm，深さｃは０．
３mm程度にするのが適当である。なお、深さｃは、キャ
ップ９とＬＳＩチップ１の隙間ｄより大きく設定されて
いる。
に、例えばキャップ９の側壁９ａの厚みａを０．２mmと
すると、凹溝２６の開口幅ｂは０．３mm，深さｃは０．
３mm程度にするのが適当である。なお、深さｃは、キャ
ップ９とＬＳＩチップ１の隙間ｄより大きく設定されて
いる。
【００２０】ＬＳＩチップ１は、バンプ状外部接続端子
２１とＬＳＩ接続用パッド２４が半田２２を介して半田
付けされることにより配線基板２上に実装される。この
とき、ＬＳＩチップ１の厚みや半田２２での相互間の半
田量のばらつき、あるいは各バンプ状外部接続端子２１
の形状や寸法の相違などによって、ＬＳＩチップ１が傾
いた状態で高さ方向寸法のばらつきが生じる。また、キ
ャップ９の寸法にもばらつきがある。
２１とＬＳＩ接続用パッド２４が半田２２を介して半田
付けされることにより配線基板２上に実装される。この
とき、ＬＳＩチップ１の厚みや半田２２での相互間の半
田量のばらつき、あるいは各バンプ状外部接続端子２１
の形状や寸法の相違などによって、ＬＳＩチップ１が傾
いた状態で高さ方向寸法のばらつきが生じる。また、キ
ャップ９の寸法にもばらつきがある。
【００２１】この状態でＬＳＩチップ１上にキャップ９
を被せて気密封止するのであるが、配線基板２のキャッ
プ９との接合部に凹溝２６を形成しその中に半田２７を
充填して半田プールを設けてあるので、この半田プール
内に臨むキャップ９の量を変えることによって高さ方向
のばらつきやＬＳＩチップ１の傾き，キャップ深さのば
らつき等を吸収することが可能となる。
を被せて気密封止するのであるが、配線基板２のキャッ
プ９との接合部に凹溝２６を形成しその中に半田２７を
充填して半田プールを設けてあるので、この半田プール
内に臨むキャップ９の量を変えることによって高さ方向
のばらつきやＬＳＩチップ１の傾き，キャップ深さのば
らつき等を吸収することが可能となる。
【００２２】これによりＬＳＩチップ１とキャップ９と
の間に均一な狭いギャップが得られる。そのギャップ
（ＬＳＩチップ１とキャップ９との間隔）に接着剤２８
を均一に充填することで、発熱源であるＬＳＩチップ１
から放熱面となるキャップ９の上面までの熱抵抗の増加
が防止できる。また、接着剤２８中のボイド発生や密着
不良も減少する。
の間に均一な狭いギャップが得られる。そのギャップ
（ＬＳＩチップ１とキャップ９との間隔）に接着剤２８
を均一に充填することで、発熱源であるＬＳＩチップ１
から放熱面となるキャップ９の上面までの熱抵抗の増加
が防止できる。また、接着剤２８中のボイド発生や密着
不良も減少する。
【００２３】本発明に係る半導体装置を組立てるには、
先ず、ＬＳＩチップ１を配線基板２上にＡｕ／Ｓｎなど
の高温半田で半田付けし、次に、Ｓｎ／Ｐｂ共晶半田を
使用してＬＳＩチップ１をキャップ９で封止する。そし
て、このようにして組立てられたチップキャリアをＭＬ
Ｓ（図示せず）等に実装する。そのときには、Ｉｎ系の
低融点半田を用いて外部接続端子２５をＭＬＳに半田付
けして行なう。
先ず、ＬＳＩチップ１を配線基板２上にＡｕ／Ｓｎなど
の高温半田で半田付けし、次に、Ｓｎ／Ｐｂ共晶半田を
使用してＬＳＩチップ１をキャップ９で封止する。そし
て、このようにして組立てられたチップキャリアをＭＬ
Ｓ（図示せず）等に実装する。そのときには、Ｉｎ系の
低融点半田を用いて外部接続端子２５をＭＬＳに半田付
けして行なう。
【００２４】なお、本実施例では凹溝２６を配線基板２
に直接形成した例を示したが、図３に示すように配線基
板上に凹溝部材を固着させるようにしてもよい。図３は
凹溝を配線基板とは別体の部材に形成した他の実施例を
示す断面図である。同図において前記図１および図２で
説明したものと同一もしくは同等部材については、同一
符号を付し詳細な説明は省略する。
に直接形成した例を示したが、図３に示すように配線基
板上に凹溝部材を固着させるようにしてもよい。図３は
凹溝を配線基板とは別体の部材に形成した他の実施例を
示す断面図である。同図において前記図１および図２で
説明したものと同一もしくは同等部材については、同一
符号を付し詳細な説明は省略する。
【００２５】図３において、３１は金属枠で、この金属
枠３１は平面視ロ字状に形成されており、その上面には
凹溝２６が全周にわたって設けられている。そして、こ
の金属枠３１は配線基板２におけるキャップ９の開口縁
と対向する部位に銀ろう３２などを介して固着されてい
る。この金属枠３１の凹溝２６に半田２７が充填されて
半田プールが設けられている。
枠３１は平面視ロ字状に形成されており、その上面には
凹溝２６が全周にわたって設けられている。そして、こ
の金属枠３１は配線基板２におけるキャップ９の開口縁
と対向する部位に銀ろう３２などを介して固着されてい
る。この金属枠３１の凹溝２６に半田２７が充填されて
半田プールが設けられている。
【００２６】配線基板２に凹溝を設けることが困難な場
合は、本実施例の手法を採ることができる。すなわち、
本実施例では金属枠３１を取付けることによって半田プ
ールを形成できるので、配線基板２に対しては特別な加
工を必要としないというメリットがある。
合は、本実施例の手法を採ることができる。すなわち、
本実施例では金属枠３１を取付けることによって半田プ
ールを形成できるので、配線基板２に対しては特別な加
工を必要としないというメリットがある。
【００２７】また、上述した各実施例では、ＬＳＩチッ
プ１をフェイスダウンで実装するに当たりバンプ状外部
接続端子２１を使用した例を示したが、本発明は図４に
示すように微小ピンを使用した半導体装置にも、図５に
示すようにＴＡＢリードを使用した半導体装置にも適用
することもできる。
プ１をフェイスダウンで実装するに当たりバンプ状外部
接続端子２１を使用した例を示したが、本発明は図４に
示すように微小ピンを使用した半導体装置にも、図５に
示すようにＴＡＢリードを使用した半導体装置にも適用
することもできる。
【００２８】図４は微小ピンを使用した他の半導体装置
の例を示す断面図、図５はＴＡＢリードを使用した他の
半導体装置の例を示す断面図である。これらの図におい
て前記図１ないし図３で説明したものと同一もしくは同
等部材については、同一符号を付し詳細な説明は省略す
る。
の例を示す断面図、図５はＴＡＢリードを使用した他の
半導体装置の例を示す断面図である。これらの図におい
て前記図１ないし図３で説明したものと同一もしくは同
等部材については、同一符号を付し詳細な説明は省略す
る。
【００２９】図４において３３は微小ピンで、この微小
ピン３３はＬＳＩチップ１の表面電極３４上に立設され
ており、先端が配線基板２のＬＳＩ接続用パッド２４に
半田２２を介して半田付けされている。この微小ピン３
３の寸法としては、例えば直径０．１mm，長さ２mmとさ
れている。
ピン３３はＬＳＩチップ１の表面電極３４上に立設され
ており、先端が配線基板２のＬＳＩ接続用パッド２４に
半田２２を介して半田付けされている。この微小ピン３
３の寸法としては、例えば直径０．１mm，長さ２mmとさ
れている。
【００３０】このように微小ピン３３を使用してＬＳＩ
チップ１を配線基板２に実装することにより、ＬＳＩチ
ップ１（例えばＳｉで熱膨張係数３／℃）とそれを実装
する配線基板２（例えばＡｌ2Ｏ3で熱膨張係数６．７／
℃）との熱膨張係数の差を吸収することができ、多種材
料の配線基板２（チップキャリア基板）に実装すること
が可能となる。
チップ１を配線基板２に実装することにより、ＬＳＩチ
ップ１（例えばＳｉで熱膨張係数３／℃）とそれを実装
する配線基板２（例えばＡｌ2Ｏ3で熱膨張係数６．７／
℃）との熱膨張係数の差を吸収することができ、多種材
料の配線基板２（チップキャリア基板）に実装すること
が可能となる。
【００３１】図５において３５はＴＡＢ ＬＳＩチッ
プ、３６はリードである。ＬＳＩチップ３５は、リード
３６が配線基板２のＬＳＩ接続用パッド２４に接続（例
えばＡｕ−Ａｕ熱圧着）されることにより配線基板２上
に実装されている。このとき、ＬＳＩチップ３５の厚み
やリード３６成形時のばらつきによりＬＳＩチップ３５
実装後の高さのばらつきや傾きが発生する。
プ、３６はリードである。ＬＳＩチップ３５は、リード
３６が配線基板２のＬＳＩ接続用パッド２４に接続（例
えばＡｕ−Ａｕ熱圧着）されることにより配線基板２上
に実装されている。このとき、ＬＳＩチップ３５の厚み
やリード３６成形時のばらつきによりＬＳＩチップ３５
実装後の高さのばらつきや傾きが発生する。
【００３２】ここで、従来は図６に示したようにシリコ
ンラバーをＴＡＢ ＬＳＩチップと配線基板の間に緩衝
材として介入させ、ＴＡＢ ＬＳＩチップ実装時の高さ
方向寸法のばらつきと傾きを吸収していたが、ここでは
配線基板２、あるいは、配線基板２上の凹溝付き金属枠
（図示せず）に半田プールを設けてＴＡＢ ＬＳＩチッ
プ３５が気密封止されるため、ＴＡＢ ＬＳＩチップ３
５実装時の高さのばらつきや傾き，キャップ深さのばら
つきが吸収される。すなわち、従来使用していたシリコ
ンラバーが不必要となる。
ンラバーをＴＡＢ ＬＳＩチップと配線基板の間に緩衝
材として介入させ、ＴＡＢ ＬＳＩチップ実装時の高さ
方向寸法のばらつきと傾きを吸収していたが、ここでは
配線基板２、あるいは、配線基板２上の凹溝付き金属枠
（図示せず）に半田プールを設けてＴＡＢ ＬＳＩチッ
プ３５が気密封止されるため、ＴＡＢ ＬＳＩチップ３
５実装時の高さのばらつきや傾き，キャップ深さのばら
つきが吸収される。すなわち、従来使用していたシリコ
ンラバーが不必要となる。
【００３３】
【発明の効果】以上説明したように本発明に係る半導体
装置は、配線基板側におけるキャップの開口縁と対向す
る部位にキャップの開口縁部が臨む凹溝を設け、この凹
溝に、キャップの開口縁部を半田を介して接合させたた
め、キャップの開口縁部を凹溝内に挿入させる寸法を変
えることによって、ＬＳＩチップとキャップとの間の間
隔が変わるから、ＬＳＩチップの実装高さや傾き、ま
た、キャップ深さのばらつきが吸収される。
装置は、配線基板側におけるキャップの開口縁と対向す
る部位にキャップの開口縁部が臨む凹溝を設け、この凹
溝に、キャップの開口縁部を半田を介して接合させたた
め、キャップの開口縁部を凹溝内に挿入させる寸法を変
えることによって、ＬＳＩチップとキャップとの間の間
隔が変わるから、ＬＳＩチップの実装高さや傾き、ま
た、キャップ深さのばらつきが吸収される。
【００３４】したがって、ＬＳＩチップとキャップとの
間の間隔を均一に保つことができるから、ＬＳＩチップ
とキャップとの間に充填する接着剤の量の管理が容易に
なる。そのため、接着剤中に気泡が発生したり、密着不
良となったりすることがなく、しかも、高い熱伝導性が
得られるようになるから、チップキャリアの信頼性が向
上する。
間の間隔を均一に保つことができるから、ＬＳＩチップ
とキャップとの間に充填する接着剤の量の管理が容易に
なる。そのため、接着剤中に気泡が発生したり、密着不
良となったりすることがなく、しかも、高い熱伝導性が
得られるようになるから、チップキャリアの信頼性が向
上する。
【図１】本発明に係る半導体装置の断面図である。
【図２】本発明に係る半導体装置の要部を拡大して示す
断面図である。
断面図である。
【図３】凹溝を配線基板とは別体の部材に形成した他の
実施例を示す断面図である。
実施例を示す断面図である。
【図４】微小ピンを使用した他の半導体装置の例を示す
断面図である。
断面図である。
【図５】ＴＡＢリードを使用した他の半導体装置の例を
示す断面図である。
示す断面図である。
【図６】従来の半導体装置を示す断面図である。
【図７】フリップチップ実装方式の従来の半導体装置の
一部を拡大して示す断面図である。
一部を拡大して示す断面図である。
【図８】キャップの寸法を変えない場合の従来の半導体
装置の一部を拡大して示す断面図である。
装置の一部を拡大して示す断面図である。
１ ＬＳＩチップ ２ 配線基板 ９ キャップ ２６ 凹溝 ２７ 半田 ２８ 接着剤
Claims (1)
- 【請求項１】 ＬＳＩチップがフェイスダウンで配線基
板に実装され、このＬＳＩチップに、開口縁部が配線基
板側に接合されかつ内側底部がＬＳＩチップに接合され
る気密封止用キャップを被冠させた半導体装置におい
て、配線基板側におけるキャップの開口縁と対向する部
位にキャップの開口縁部が臨む凹溝を設け、この凹溝
に、キャップの開口縁部を半田を介して接合させたこと
を特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059246A JPH05226487A (ja) | 1992-02-14 | 1992-02-14 | 半導体装置 |
| US08/016,938 US5311402A (en) | 1992-02-14 | 1993-02-12 | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package |
| CA002089435A CA2089435C (en) | 1992-02-14 | 1993-02-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059246A JPH05226487A (ja) | 1992-02-14 | 1992-02-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226487A true JPH05226487A (ja) | 1993-09-03 |
Family
ID=13107840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4059246A Pending JPH05226487A (ja) | 1992-02-14 | 1992-02-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226487A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5628919A (en) * | 1993-12-13 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a chip carrier and terminal electrode for a circuit substrate |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
| EP1168429A1 (en) * | 2000-06-28 | 2002-01-02 | Telefonaktiebolaget L M Ericsson (Publ) | Integrated circuit chip and method for mounting an integrated circuit chip to a circuit board |
| US6703702B2 (en) * | 2001-07-30 | 2004-03-09 | Fujitsu Hitachi Plasma Display Limited | IC chip mounting structure and display device |
| EP1501341A3 (de) * | 2003-07-25 | 2005-06-22 | Robert Bosch Gmbh | Anordnung zum Führen von elektrischen Leiterbahnen |
| US6991969B2 (en) * | 2003-02-19 | 2006-01-31 | Octavian Scientific, Inc. | Methods and apparatus for addition of electrical conductors to previously fabricated device |
| KR100708038B1 (ko) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 실장 구조 및 그 방법 |
| CN100373599C (zh) * | 2005-09-29 | 2008-03-05 | 威盛电子股份有限公司 | 无凸块式芯片封装体 |
| JP2013507602A (ja) * | 2009-10-09 | 2013-03-04 | イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング | 密封された高周波フロントエンド |
| JP2013105878A (ja) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | 電子部品及びその製造方法 |
| US9052355B2 (en) | 2008-03-13 | 2015-06-09 | Translarity, Inc. | Wafer prober integrated with full-wafer contactor |
| JP2019036784A (ja) * | 2017-08-10 | 2019-03-07 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
| CN119133110A (zh) * | 2024-11-12 | 2024-12-13 | 成都贡爵微电子有限公司 | 一种三维气密封装结构及封装方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114662A (ja) * | 1991-08-20 | 1993-05-07 | Fujitsu Ltd | 電子部品用気密封止容器およびその封止方法 |
-
1992
- 1992-02-14 JP JP4059246A patent/JPH05226487A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114662A (ja) * | 1991-08-20 | 1993-05-07 | Fujitsu Ltd | 電子部品用気密封止容器およびその封止方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640051A (en) * | 1993-12-13 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex |
| US5628919A (en) * | 1993-12-13 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a chip carrier and terminal electrode for a circuit substrate |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6354485B1 (en) | 1996-10-24 | 2002-03-12 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
| GB2345577B (en) * | 1999-01-06 | 2004-02-04 | Ibm | Electronic chip assembly |
| EP1168429A1 (en) * | 2000-06-28 | 2002-01-02 | Telefonaktiebolaget L M Ericsson (Publ) | Integrated circuit chip and method for mounting an integrated circuit chip to a circuit board |
| KR100708038B1 (ko) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 실장 구조 및 그 방법 |
| US6703702B2 (en) * | 2001-07-30 | 2004-03-09 | Fujitsu Hitachi Plasma Display Limited | IC chip mounting structure and display device |
| US6991969B2 (en) * | 2003-02-19 | 2006-01-31 | Octavian Scientific, Inc. | Methods and apparatus for addition of electrical conductors to previously fabricated device |
| EP1501341A3 (de) * | 2003-07-25 | 2005-06-22 | Robert Bosch Gmbh | Anordnung zum Führen von elektrischen Leiterbahnen |
| CN100373599C (zh) * | 2005-09-29 | 2008-03-05 | 威盛电子股份有限公司 | 无凸块式芯片封装体 |
| US9052355B2 (en) | 2008-03-13 | 2015-06-09 | Translarity, Inc. | Wafer prober integrated with full-wafer contactor |
| US9612278B2 (en) | 2008-03-13 | 2017-04-04 | Translarity, Inc. | Wafer prober integrated with full-wafer contacter |
| JP2013507602A (ja) * | 2009-10-09 | 2013-03-04 | イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング | 密封された高周波フロントエンド |
| US8971056B2 (en) | 2009-10-09 | 2015-03-03 | Eads Deutschland Gmbh | Hermetically sealed radio-frequency front end |
| JP2013105878A (ja) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | 電子部品及びその製造方法 |
| JP2019036784A (ja) * | 2017-08-10 | 2019-03-07 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
| CN119133110A (zh) * | 2024-11-12 | 2024-12-13 | 成都贡爵微电子有限公司 | 一种三维气密封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311402A (en) | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package | |
| JPH05226487A (ja) | 半導体装置 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH01241828A (ja) | 半導体パッケージ | |
| JP2827684B2 (ja) | 半導体装置 | |
| JP2845022B2 (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0513603A (ja) | 半導体集積回路装置 | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2646989B2 (ja) | チップキャリア | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JPH06241889A (ja) | 半導体装置 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH05326625A (ja) | Ｌｓｉ実装構造 | |
| JPS59117250A (ja) | 半導体装置 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JP2646992B2 (ja) | チップキャリア | |
| JP3267671B2 (ja) | 半導体装置 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH05175251A (ja) | 半導体装置 | |
| JPH0661306A (ja) | チップキャリアとその実装構造体 | |
| JPH05275578A (ja) | 半導体装置 |