JPH0474017A - level shift circuit - Google Patents
level shift circuitInfo
- Publication number
- JPH0474017A JPH0474017A JP2186008A JP18600890A JPH0474017A JP H0474017 A JPH0474017 A JP H0474017A JP 2186008 A JP2186008 A JP 2186008A JP 18600890 A JP18600890 A JP 18600890A JP H0474017 A JPH0474017 A JP H0474017A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator circuit
- power supply
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンパレータ回路の出力をＣ−ＭＯＳ（コン
プリメンタリ・メタル・オキサイド・セミコンダクタ）
ＩＣに入力する入力回路として使用するレベルシフト回
路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a C-MOS (complementary metal oxide semiconductor) for the output of a comparator circuit.
The present invention relates to a level shift circuit used as an input circuit for inputting to an IC.
従来のオペアンプを使用したコンパレータ回路の出力を
Ｃ−ＭＯＳに入力する場合には、第２図に示すようにコ
ンパレータ回路６の電源端子の一方７をマイナス電源に
接続して、同マイナス電源の供給回路を分岐させて、同
分岐させた一方を直接コンパレータ回路６に加え同分岐
させた他方を可変抵抗器８に加えて、同可変抵抗器８の
両端よりマイナス電圧を取り出してコンパレータ回路６
に各々入力して、同可変抵抗器８を調整することにより
Ｌレベルの出力電圧を調整して（オフセット調整）、コ
ンパレータ回路６から出力を取り出すようにしていた。When inputting the output of a comparator circuit using a conventional operational amplifier to a C-MOS, one of the power terminals 7 of the comparator circuit 6 is connected to a negative power supply as shown in Figure 2, and the same negative power supply is supplied. The circuit is branched, one of the branches is directly added to the comparator circuit 6, the other branch is added to the variable resistor 8, and a negative voltage is taken out from both ends of the variable resistor 8 to connect the comparator circuit 6.
By adjusting the variable resistor 8, the L level output voltage is adjusted (offset adjustment), and the output is taken out from the comparator circuit 6.
しかし、マイナス電源を備えていない場合に鷹コンパレ
ータ回路の出力を汎用のＣ−ＭＯＳタイプのＩＣに入力
することはできなかった。However, without a negative power supply, the output of the hawk comparator circuit could not be input to a general-purpose C-MOS type IC.
本発明は、オフセット調整用のマイナス電源を使用せず
に、レベルシフト回路をコンパレータ回路の出力回路に
設けて、同レベルシフト回路で汎用のＣ−ＭＯＳタイプ
のＩＣの論理レベルに適合させて出力し、汎用のＣ−Ｍ
ＯＳタイプのＩＣに入力可能とすることを目的とする。In the present invention, a level shift circuit is provided in the output circuit of the comparator circuit without using a negative power supply for offset adjustment, and the output is adapted to the logic level of a general-purpose C-MOS type IC using the same level shift circuit. and general-purpose C-M
The purpose is to enable input to an OS type IC.
第１図に示すように、コンパレータ回路６の電源端子７
をアースに接続し、同電源端子の他方５を正電源に接続
して、入力信号と基準電圧の比較を行い出力するコンパ
レータ回路６において、コレクタを電源入力端子１２と
接続し、エミッタを抵抗器１４を介してアースと接続し
たトランジスタＩ３のベース回路に前記コンパレータ回
路６からの出力を入力して、同トランジスタ１３のエミ
ッタから汎用のＣ−ＭＯＳタイプのＩＣの論理レベルに
適合させた出力を取り出してＣ−ＭＯＳに入力するよう
にしたものである。As shown in FIG.
In the comparator circuit 6, which compares the input signal with the reference voltage and outputs the result by connecting the power supply terminal 5 to the ground and connecting the other power supply terminal 5 to the positive power supply, the collector is connected to the power supply input terminal 12, and the emitter is connected to the resistor. The output from the comparator circuit 6 is inputted to the base circuit of the transistor I3 connected to the ground via the transistor 14, and an output adapted to the logic level of a general-purpose C-MOS type IC is taken out from the emitter of the transistor 13. It is designed so that the signal is input to the C-MOS.
本発明は上記した構成により、コンパレータ回路から本
発明のレベルシフト回路を介してＣ−ＭＯＳに入力する
ようにしており、例えば第１図でコンパレータ回路６と
してμＰＤ４５５ Ｂを使用した場合は、Ｖ ＣＣ＝
５ Ｖでコンパレータ回路６がらの出力は、Ｈレベル−
４，３■、Ｌレベル−１゜５■となる。According to the above-described configuration, the present invention allows input from the comparator circuit to the C-MOS via the level shift circuit of the present invention. For example, when μPD455B is used as the comparator circuit 6 in FIG. 1, V CC =
At 5 V, the output from the comparator circuit 6 is at H level -
4,3■, L level -1°5■.
汎用Ｃ−ＭＯ３（７）代表値ハＨレベル＝ ３ 、 ５
Ｖ以上、Ｌレベル−１，５Ｖ以下となっており、品種
によってはＨレベル＝３．１５Ｖ以上、Ｌレベル−１，
３５Ｖ以下のものもあり、コンパレータ回路６から出力
されるＬレベル＝’１．５Ｖの値は汎用Ｃ−ＭＯ３を安
定して動作させる条件を満足していない。そこで、コン
パレータ回路６の出力を、コレクタを電源入力端子１２
と接続してエミッタを抵抗器１４を介してアースと接続
したトランジスタ１３のベースに入力して、同トランジ
スタ１３のエミッタから出力を取り出すようにして、前
記Ｈレベルミ４．３■、Ｌレベル−１，５Ｖの電圧をト
ランジスタ１３のベース・エミッタ間の電圧ドロップ分
、約０．７Ｖだけ低下させてＨレベル＝３．６Ｖ、Ｌレ
ベル＝０．８Ｖとして、コンパレータ回路からの出力レ
ベルをシフトさせてＣ−ＭＯＳに入力するようにしてお
り、Ｃ−ＭＯＳの論理レベルを満足させて回路を動作さ
せることができる。General-purpose C-MO3 (7) Representative value CH level = 3, 5
V or more, L level -1.5V or less, depending on the product, H level = 3.15V or more, L level -1,
Some voltages are lower than 35V, and the value of L level='1.5V output from the comparator circuit 6 does not satisfy the conditions for stable operation of the general-purpose C-MO 3. Therefore, the output of the comparator circuit 6 is connected to the collector of the power input terminal 12.
The emitter is connected to the base of the transistor 13, which is connected to the ground via the resistor 14, and the output is taken out from the emitter of the transistor 13. , 5V is lowered by about 0.7V, which is the voltage drop between the base and emitter of transistor 13, so that the H level = 3.6V and the L level = 0.8V, and the output level from the comparator circuit is shifted. The signal is input to the C-MOS, and the circuit can be operated by satisfying the logic level of the C-MOS.
第１図は本発明の一実施例を示すレベルシフト回路の電
気回路図であり、コンパレータ回路６の電源端子の一方
７をアースに接続し、同電源端子の他方５を正電源に接
続したコンパレータ回路６の一人カピンに入力端子４を
介して入力信号が加えられており、さらに、入力端子１
を介して加えられた電源電圧が抵抗器２及び３で分割さ
れ、同分割された電圧が比較用の基準電圧としてコンパ
レータ回路６の十人カビンに加えられている。FIG. 1 is an electrical circuit diagram of a level shift circuit showing an embodiment of the present invention, in which one of the power terminals 7 of the comparator circuit 6 is connected to ground, and the other power terminal 5 of the comparator circuit 6 is connected to the positive power source. An input signal is applied to one pin of the circuit 6 via the input terminal 4, and furthermore, an input signal is applied to the input terminal 1 of the circuit 6.
The power supply voltage applied through the resistors 2 and 3 is divided by the resistors 2 and 3, and the divided voltage is applied to the comparator circuit 6 as a reference voltage for comparison.
コンパレータ回路６では入力信号と基準電圧とノ比較を
行い、比較結果に基づいてＨレベルの信号、あるいはＬ
レベルの信号を出力してトランジスタ１３のベースに入
力している。The comparator circuit 6 compares the input signal with the reference voltage, and based on the comparison result, it selects an H level signal or an L level signal.
A level signal is output and input to the base of the transistor 13.
トランジスタ１３はコレクタを入力端子１２を介して電
源と接続し、エミッタを抵抗器１４を介してアースと接
続しており、トランジスタ１３のベース回路に入力され
た前記コンパレータ回路６からの出力はトランジスタ１
３のベース・エミッタ間電圧骨だけ低下させて同トラン
ジスタのエミッタから出力を取り出してＣ−ＭＯＳに入
力するようにしている。The transistor 13 has its collector connected to the power supply via the input terminal 12, and its emitter connected to the ground via the resistor 14, and the output from the comparator circuit 6 input to the base circuit of the transistor 13 is connected to the transistor 1.
By lowering the voltage between the base and emitter of transistor 3, the output is extracted from the emitter of the transistor and input to the C-MOS.
以上説明したように、本発明によれば、レベルシフト回
路を介してコンパレータ回路の出力を汎用のＣ−ＭＯＳ
タイプのＩＣに入力することができ、オフセット調整用
のマイナス電源が不要となる効果を奏し、回路の簡素化
を図ることができ、回路のコストダウンに寄与するとこ
ろが大きい。As explained above, according to the present invention, the output of the comparator circuit is transferred to the general-purpose C-MOS through the level shift circuit.
type of IC, has the effect of eliminating the need for a negative power supply for offset adjustment, and can simplify the circuit, which greatly contributes to reducing the cost of the circuit.
第１図は本発明の一実施例を示すレベルシフト回路の電
気回路図、第２図は従来例を示すコンパレータ回路の電
気回路図である。
１．４．５．７．１２・−・・−入力端子、２，３゜１
１．１４・−抵抗器、６− コンパレータ回路、８−
可変抵抗器、９．１０− ダイオード、１３・−・−
トランジスタ。
特許出願人 株式会社富士通ゼネラルFIG. 1 is an electrical circuit diagram of a level shift circuit showing an embodiment of the present invention, and FIG. 2 is an electrical circuit diagram of a comparator circuit showing a conventional example. 1.4.5.7.12 --- Input terminal, 2,3゜1
1.14・-Resistor, 6- Comparator circuit, 8-
Variable resistor, 9.10- Diode, 13...
transistor. Patent applicant: Fujitsu General Ltd.
Claims (1)
続し同電源端子の他方を正電源に接続して、入力信号と
基準電圧の比較を行い信号を出力するコンパレータ回路
において、コレクタを電源と接続し、エミッタを抵抗器
を介してアースと接続したトランジスタのベース回路に
前記コンパレータ回路からの出力を入力して、Ｃ−ＭＯ
Ｓの論理レベルに適合させた出力を同トランジスタのエ
ミッタから出力せしめることを特徴とするレベルシフト
回路。(1) Connect the collector to the power supply in a comparator circuit that compares the input signal with the reference voltage and outputs the signal by connecting one of the power supply terminals of the comparator circuit to ground and the other power supply terminal to the positive power supply. Then, the output from the comparator circuit is input to the base circuit of a transistor whose emitter is connected to ground through a resistor, and the C-MO
A level shift circuit characterized in that an output adapted to the logic level of S is outputted from the emitter of the transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186008A JPH0474017A (en) | 1990-07-13 | 1990-07-13 | level shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186008A JPH0474017A (en) | 1990-07-13 | 1990-07-13 | level shift circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474017A true JPH0474017A (en) | 1992-03-09 |
Family
ID=16180760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2186008A Pending JPH0474017A (en) | 1990-07-13 | 1990-07-13 | level shift circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474017A (en) |
-
1990
- 1990-07-13 JP JP2186008A patent/JPH0474017A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323695B1 (en) | Comparator with controllable bias current source | |
| US4728815A (en) | Data shaping circuit | |
| JPH02892B2 (en) | ||
| US4081696A (en) | Current squaring circuit | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JPH0339426B2 (en) | ||
| EP0589164A1 (en) | Data slicer with hold | |
| JPS58215815A (en) | Comparator circuit | |
| JP3682122B2 (en) | Full-wave rectifier circuit | |
| JP2567015B2 (en) | Input voltage detection circuit | |
| JPS61105628A (en) | Clamping circuit | |
| SU1480094A1 (en) | Output stage of operational amplifier | |
| JP2693494B2 (en) | Power conversion circuit | |
| JPH0321082Y2 (en) | ||
| JPS60134506A (en) | differential amplifier | |
| JPH0352043Y2 (en) | ||
| JPS61224446A (en) | Semiconductor integrated circuit | |
| JPH06121537A (en) | Full wave rectifier circuit | |
| JPH0216042B2 (en) | ||
| JPH02303152A (en) | Semiconductor integrated circuit | |
| JPS58205312A (en) | optical receiver circuit | |
| JPH02303153A (en) | semiconductor integrated circuit | |
| JPS59151533A (en) | Device for discriminating ternary input | |
| JPH10327052A (en) | Duty control circuit | |
| JPS6316714A (en) | Differential current switching circuit |