JPH0474017A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0474017A JPH0474017A JP2186008A JP18600890A JPH0474017A JP H0474017 A JPH0474017 A JP H0474017A JP 2186008 A JP2186008 A JP 2186008A JP 18600890 A JP18600890 A JP 18600890A JP H0474017 A JPH0474017 A JP H0474017A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator circuit
- power supply
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンパレータ回路の出力をＣ−ＭＯＳ（コン
プリメンタリ・メタル・オキサイド・セミコンダクタ）
ＩＣに入力する入力回路として使用するレベルシフト回
路に関する。
プリメンタリ・メタル・オキサイド・セミコンダクタ）
ＩＣに入力する入力回路として使用するレベルシフト回
路に関する。
従来のオペアンプを使用したコンパレータ回路の出力を
Ｃ−ＭＯＳに入力する場合には、第２図に示すようにコ
ンパレータ回路６の電源端子の一方７をマイナス電源に
接続して、同マイナス電源の供給回路を分岐させて、同
分岐させた一方を直接コンパレータ回路６に加え同分岐
させた他方を可変抵抗器８に加えて、同可変抵抗器８の
両端よりマイナス電圧を取り出してコンパレータ回路６
に各々入力して、同可変抵抗器８を調整することにより
Ｌレベルの出力電圧を調整して（オフセット調整）、コ
ンパレータ回路６から出力を取り出すようにしていた。
Ｃ−ＭＯＳに入力する場合には、第２図に示すようにコ
ンパレータ回路６の電源端子の一方７をマイナス電源に
接続して、同マイナス電源の供給回路を分岐させて、同
分岐させた一方を直接コンパレータ回路６に加え同分岐
させた他方を可変抵抗器８に加えて、同可変抵抗器８の
両端よりマイナス電圧を取り出してコンパレータ回路６
に各々入力して、同可変抵抗器８を調整することにより
Ｌレベルの出力電圧を調整して（オフセット調整）、コ
ンパレータ回路６から出力を取り出すようにしていた。
しかし、マイナス電源を備えていない場合に鷹コンパレ
ータ回路の出力を汎用のＣ−ＭＯＳタイプのＩＣに入力
することはできなかった。
ータ回路の出力を汎用のＣ−ＭＯＳタイプのＩＣに入力
することはできなかった。
本発明は、オフセット調整用のマイナス電源を使用せず
に、レベルシフト回路をコンパレータ回路の出力回路に
設けて、同レベルシフト回路で汎用のＣ−ＭＯＳタイプ
のＩＣの論理レベルに適合させて出力し、汎用のＣ−Ｍ
ＯＳタイプのＩＣに入力可能とすることを目的とする。
に、レベルシフト回路をコンパレータ回路の出力回路に
設けて、同レベルシフト回路で汎用のＣ−ＭＯＳタイプ
のＩＣの論理レベルに適合させて出力し、汎用のＣ−Ｍ
ＯＳタイプのＩＣに入力可能とすることを目的とする。
第１図に示すように、コンパレータ回路６の電源端子７
をアースに接続し、同電源端子の他方５を正電源に接続
して、入力信号と基準電圧の比較を行い出力するコンパ
レータ回路６において、コレクタを電源入力端子１２と
接続し、エミッタを抵抗器１４を介してアースと接続し
たトランジスタＩ３のベース回路に前記コンパレータ回
路６からの出力を入力して、同トランジスタ１３のエミ
ッタから汎用のＣ−ＭＯＳタイプのＩＣの論理レベルに
適合させた出力を取り出してＣ−ＭＯＳに入力するよう
にしたものである。
をアースに接続し、同電源端子の他方５を正電源に接続
して、入力信号と基準電圧の比較を行い出力するコンパ
レータ回路６において、コレクタを電源入力端子１２と
接続し、エミッタを抵抗器１４を介してアースと接続し
たトランジスタＩ３のベース回路に前記コンパレータ回
路６からの出力を入力して、同トランジスタ１３のエミ
ッタから汎用のＣ−ＭＯＳタイプのＩＣの論理レベルに
適合させた出力を取り出してＣ−ＭＯＳに入力するよう
にしたものである。
本発明は上記した構成により、コンパレータ回路から本
発明のレベルシフト回路を介してＣ−ＭＯＳに入力する
ようにしており、例えば第１図でコンパレータ回路６と
してμＰＤ４５５ Ｂを使用した場合は、Ｖ ＣＣ＝
５ Ｖでコンパレータ回路６がらの出力は、Ｈレベル−
４，３■、Ｌレベル−１゜５■となる。
発明のレベルシフト回路を介してＣ−ＭＯＳに入力する
ようにしており、例えば第１図でコンパレータ回路６と
してμＰＤ４５５ Ｂを使用した場合は、Ｖ ＣＣ＝
５ Ｖでコンパレータ回路６がらの出力は、Ｈレベル−
４，３■、Ｌレベル−１゜５■となる。
汎用Ｃ−ＭＯ３（７）代表値ハＨレベル＝ ３ 、 ５
Ｖ以上、Ｌレベル−１，５Ｖ以下となっており、品種
によってはＨレベル＝３．１５Ｖ以上、Ｌレベル−１，
３５Ｖ以下のものもあり、コンパレータ回路６から出力
されるＬレベル＝’１．５Ｖの値は汎用Ｃ−ＭＯ３を安
定して動作させる条件を満足していない。そこで、コン
パレータ回路６の出力を、コレクタを電源入力端子１２
と接続してエミッタを抵抗器１４を介してアースと接続
したトランジスタ１３のベースに入力して、同トランジ
スタ１３のエミッタから出力を取り出すようにして、前
記Ｈレベルミ４．３■、Ｌレベル−１，５Ｖの電圧をト
ランジスタ１３のベース・エミッタ間の電圧ドロップ分
、約０．７Ｖだけ低下させてＨレベル＝３．６Ｖ、Ｌレ
ベル＝０．８Ｖとして、コンパレータ回路からの出力レ
ベルをシフトさせてＣ−ＭＯＳに入力するようにしてお
り、Ｃ−ＭＯＳの論理レベルを満足させて回路を動作さ
せることができる。
Ｖ以上、Ｌレベル−１，５Ｖ以下となっており、品種
によってはＨレベル＝３．１５Ｖ以上、Ｌレベル−１，
３５Ｖ以下のものもあり、コンパレータ回路６から出力
されるＬレベル＝’１．５Ｖの値は汎用Ｃ−ＭＯ３を安
定して動作させる条件を満足していない。そこで、コン
パレータ回路６の出力を、コレクタを電源入力端子１２
と接続してエミッタを抵抗器１４を介してアースと接続
したトランジスタ１３のベースに入力して、同トランジ
スタ１３のエミッタから出力を取り出すようにして、前
記Ｈレベルミ４．３■、Ｌレベル−１，５Ｖの電圧をト
ランジスタ１３のベース・エミッタ間の電圧ドロップ分
、約０．７Ｖだけ低下させてＨレベル＝３．６Ｖ、Ｌレ
ベル＝０．８Ｖとして、コンパレータ回路からの出力レ
ベルをシフトさせてＣ−ＭＯＳに入力するようにしてお
り、Ｃ−ＭＯＳの論理レベルを満足させて回路を動作さ
せることができる。
第１図は本発明の一実施例を示すレベルシフト回路の電
気回路図であり、コンパレータ回路６の電源端子の一方
７をアースに接続し、同電源端子の他方５を正電源に接
続したコンパレータ回路６の一人カピンに入力端子４を
介して入力信号が加えられており、さらに、入力端子１
を介して加えられた電源電圧が抵抗器２及び３で分割さ
れ、同分割された電圧が比較用の基準電圧としてコンパ
レータ回路６の十人カビンに加えられている。
気回路図であり、コンパレータ回路６の電源端子の一方
７をアースに接続し、同電源端子の他方５を正電源に接
続したコンパレータ回路６の一人カピンに入力端子４を
介して入力信号が加えられており、さらに、入力端子１
を介して加えられた電源電圧が抵抗器２及び３で分割さ
れ、同分割された電圧が比較用の基準電圧としてコンパ
レータ回路６の十人カビンに加えられている。
コンパレータ回路６では入力信号と基準電圧とノ比較を
行い、比較結果に基づいてＨレベルの信号、あるいはＬ
レベルの信号を出力してトランジスタ１３のベースに入
力している。
行い、比較結果に基づいてＨレベルの信号、あるいはＬ
レベルの信号を出力してトランジスタ１３のベースに入
力している。
トランジスタ１３はコレクタを入力端子１２を介して電
源と接続し、エミッタを抵抗器１４を介してアースと接
続しており、トランジスタ１３のベース回路に入力され
た前記コンパレータ回路６からの出力はトランジスタ１
３のベース・エミッタ間電圧骨だけ低下させて同トラン
ジスタのエミッタから出力を取り出してＣ−ＭＯＳに入
力するようにしている。
源と接続し、エミッタを抵抗器１４を介してアースと接
続しており、トランジスタ１３のベース回路に入力され
た前記コンパレータ回路６からの出力はトランジスタ１
３のベース・エミッタ間電圧骨だけ低下させて同トラン
ジスタのエミッタから出力を取り出してＣ−ＭＯＳに入
力するようにしている。
以上説明したように、本発明によれば、レベルシフト回
路を介してコンパレータ回路の出力を汎用のＣ−ＭＯＳ
タイプのＩＣに入力することができ、オフセット調整用
のマイナス電源が不要となる効果を奏し、回路の簡素化
を図ることができ、回路のコストダウンに寄与するとこ
ろが大きい。
路を介してコンパレータ回路の出力を汎用のＣ−ＭＯＳ
タイプのＩＣに入力することができ、オフセット調整用
のマイナス電源が不要となる効果を奏し、回路の簡素化
を図ることができ、回路のコストダウンに寄与するとこ
ろが大きい。
第１図は本発明の一実施例を示すレベルシフト回路の電
気回路図、第２図は従来例を示すコンパレータ回路の電
気回路図である。 １．４．５．７．１２・−・・−入力端子、２，３゜１
１．１４・−抵抗器、６− コンパレータ回路、８−
可変抵抗器、９．１０− ダイオード、１３・−・−
トランジスタ。 特許出願人 株式会社富士通ゼネラル
気回路図、第２図は従来例を示すコンパレータ回路の電
気回路図である。 １．４．５．７．１２・−・・−入力端子、２，３゜１
１．１４・−抵抗器、６− コンパレータ回路、８−
可変抵抗器、９．１０− ダイオード、１３・−・−
トランジスタ。 特許出願人 株式会社富士通ゼネラル
Claims (1)
- （１）コンパレータ回路の電源端子の一方をアースに接
続し同電源端子の他方を正電源に接続して、入力信号と
基準電圧の比較を行い信号を出力するコンパレータ回路
において、コレクタを電源と接続し、エミッタを抵抗器
を介してアースと接続したトランジスタのベース回路に
前記コンパレータ回路からの出力を入力して、Ｃ−ＭＯ
Ｓの論理レベルに適合させた出力を同トランジスタのエ
ミッタから出力せしめることを特徴とするレベルシフト
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186008A JPH0474017A (ja) | 1990-07-13 | 1990-07-13 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186008A JPH0474017A (ja) | 1990-07-13 | 1990-07-13 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474017A true JPH0474017A (ja) | 1992-03-09 |
Family
ID=16180760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2186008A Pending JPH0474017A (ja) | 1990-07-13 | 1990-07-13 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474017A (ja) |
-
1990
- 1990-07-13 JP JP2186008A patent/JPH0474017A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728815A (en) | Data shaping circuit | |
| JPH02892B2 (ja) | ||
| US4081696A (en) | Current squaring circuit | |
| JPH0474017A (ja) | レベルシフト回路 | |
| JPH0339426B2 (ja) | ||
| EP0589164A1 (en) | Data slicer with hold | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JP3682122B2 (ja) | 全波整流回路 | |
| SU1396123A1 (ru) | Частотно-регенеративный компаратор | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPS61105628A (ja) | クランプ回路 | |
| SU1480094A1 (ru) | Выходной каскад операционного усилител | |
| JPH0321082Y2 (ja) | ||
| JPS60134506A (ja) | 差動増幅器 | |
| JPH0364205A (ja) | クリップ回路 | |
| JPH0352043Y2 (ja) | ||
| JPS61224446A (ja) | 半導体集積回路 | |
| JPH0216042B2 (ja) | ||
| JPH02303152A (ja) | 半導体集積回路 | |
| JPS58205312A (ja) | 光受信回路 | |
| JPH02303153A (ja) | 半導体集積回路 | |
| JPH03222509A (ja) | 入力整合回路 | |
| JPS59151533A (ja) | ３値入力判別装置 | |
| JPH10327052A (ja) | デューティー制御回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 |