JPH0474872B2 - - Google Patents
Info
- Publication number
- JPH0474872B2 JPH0474872B2 JP56190325A JP19032581A JPH0474872B2 JP H0474872 B2 JPH0474872 B2 JP H0474872B2 JP 56190325 A JP56190325 A JP 56190325A JP 19032581 A JP19032581 A JP 19032581A JP H0474872 B2 JPH0474872 B2 JP H0474872B2
- Authority
- JP
- Japan
- Prior art keywords
- germanium
- shows
- present
- film
- apd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明はゲルマニウム半導体装置の製造方法に
関するものである。
関するものである。
近年、光通信の実用化がめざましく波長１〜
1.6μm帯の受光材料としてゲルマニウムがあげら
れ、ゲルマニウム受光素子の開発が進められてい
るが、素子特性、信頼性の向上の点で、これら素
子はプレーナ化が望ましい。受光素子を含むゲル
マニウム半導体素子のプレーナ化を図るうえで重
要な技術の１つに、表面不活性化膜の形成があげ
られるが、ゲルマニウムはシリコンの場合とは異
なり、その熱酸化膜（GeO2）はトラツプ準位が
多く、ゲルマニウム半導体との界面における界面
準位密度も1012〜1014cm-2eV-1と非常に多い。ま
た、粗悪な熱酸化膜は水溶性を有し、ゲルマニウ
ム半導体装置の製造上好ましくない。そのため、
ゲルマニウム半導体の表面不活性化は従来から、
二酸化シリコン膜のような異種絶縁膜をCVD法
によつて形成してきたが、該絶縁膜とゲルマニウ
ム半導体との界面における界面準位密度は熱酸化
膜の場合と同様に1012〜1014cm-2eV-1であり、著
しい改善は図られていない。従つて本発明の目的
は、界面準位密度の小さいゲルマニウム半導体装
置の製造方法を提供することである。
1.6μm帯の受光材料としてゲルマニウムがあげら
れ、ゲルマニウム受光素子の開発が進められてい
るが、素子特性、信頼性の向上の点で、これら素
子はプレーナ化が望ましい。受光素子を含むゲル
マニウム半導体素子のプレーナ化を図るうえで重
要な技術の１つに、表面不活性化膜の形成があげ
られるが、ゲルマニウムはシリコンの場合とは異
なり、その熱酸化膜（GeO2）はトラツプ準位が
多く、ゲルマニウム半導体との界面における界面
準位密度も1012〜1014cm-2eV-1と非常に多い。ま
た、粗悪な熱酸化膜は水溶性を有し、ゲルマニウ
ム半導体装置の製造上好ましくない。そのため、
ゲルマニウム半導体の表面不活性化は従来から、
二酸化シリコン膜のような異種絶縁膜をCVD法
によつて形成してきたが、該絶縁膜とゲルマニウ
ム半導体との界面における界面準位密度は熱酸化
膜の場合と同様に1012〜1014cm-2eV-1であり、著
しい改善は図られていない。従つて本発明の目的
は、界面準位密度の小さいゲルマニウム半導体装
置の製造方法を提供することである。
本発明のゲルマニウム半導体装置の製造方法ゲ
ルマニウム半導体表面に誘導体膜を形成した後、
酸素雰囲気にて熱処理を行い、該誘導体膜とゲル
マニウム半導体との界面に、酸化ゲルマニウムを
形成する工程を有することを特徴とする。
ルマニウム半導体表面に誘導体膜を形成した後、
酸素雰囲気にて熱処理を行い、該誘導体膜とゲル
マニウム半導体との界面に、酸化ゲルマニウムを
形成する工程を有することを特徴とする。
本発明によれば、酸化ゲルマニウム膜が直接に
大気に触れることがないので大気中の水分を取り
込むことによる電気的界面不安定性がなく、また
蒸発しやすいといつた酸化ゲルマニウム特有の性
質を抑制しているので従来の熱酸化法に比べて著
しい界面特性の改善がある。第１図は上記効果を
実証した結果を示している。第１図はＮ型８×
1015cm-3キヤリア濃度のゲルマニウム半導体に通
常の熱分解CVD法により、二酸化シリコン膜を
形成し、該二酸化シリコン膜の上にAl電極を形
成した云わゆるMIS（Metal−Insu−lator−
Semiconductor）ダイオードの容量−電圧特性か
ら界面準位密度を導出した結果である。二酸化シ
リコン膜は450℃においてArで３％に希釈された
SiH4を毎分500c.c.，O2を毎分300c.c.，N2キヤリア
ガスを毎分80流して1200Åの厚さに形成した。
第１図において曲線１，２は本発明との比較のた
めの実験の結果、曲線３は本発明の場合を示し、
曲線１は、本発明によらない、すなわちゲルマニ
ウム半導体に二酸化シリコン膜を形成したのみの
場合の界面準位密度分布を示しているが、最小で
も３×1012cm-2eV-1程度である。曲線２は比較の
ための熱酸化による場合であり、450℃のもとで
O2を毎分2.5流量で５分間流した後、先の曲線
１の場合と同一条件で二酸化シリコン膜を形成し
た場合の界面準位密度分布を示しており、最小で
５×1011cm-2eV-1にまで低減された。曲線３は、
本発明の方法、すなわち、先の曲線１の場合と同
一条件で二酸化シリコン膜を形成した後、600℃
のもとでO2を毎分2.5流量で30分間流して熱処
理を施した場合の界面準位密度分布を示してお
り、最小で８×1010cm-2eV-1にまで低減された。
このように本発明によつて界面特性が改善される
ことが明らかである。
大気に触れることがないので大気中の水分を取り
込むことによる電気的界面不安定性がなく、また
蒸発しやすいといつた酸化ゲルマニウム特有の性
質を抑制しているので従来の熱酸化法に比べて著
しい界面特性の改善がある。第１図は上記効果を
実証した結果を示している。第１図はＮ型８×
1015cm-3キヤリア濃度のゲルマニウム半導体に通
常の熱分解CVD法により、二酸化シリコン膜を
形成し、該二酸化シリコン膜の上にAl電極を形
成した云わゆるMIS（Metal−Insu−lator−
Semiconductor）ダイオードの容量−電圧特性か
ら界面準位密度を導出した結果である。二酸化シ
リコン膜は450℃においてArで３％に希釈された
SiH4を毎分500c.c.，O2を毎分300c.c.，N2キヤリア
ガスを毎分80流して1200Åの厚さに形成した。
第１図において曲線１，２は本発明との比較のた
めの実験の結果、曲線３は本発明の場合を示し、
曲線１は、本発明によらない、すなわちゲルマニ
ウム半導体に二酸化シリコン膜を形成したのみの
場合の界面準位密度分布を示しているが、最小で
も３×1012cm-2eV-1程度である。曲線２は比較の
ための熱酸化による場合であり、450℃のもとで
O2を毎分2.5流量で５分間流した後、先の曲線
１の場合と同一条件で二酸化シリコン膜を形成し
た場合の界面準位密度分布を示しており、最小で
５×1011cm-2eV-1にまで低減された。曲線３は、
本発明の方法、すなわち、先の曲線１の場合と同
一条件で二酸化シリコン膜を形成した後、600℃
のもとでO2を毎分2.5流量で30分間流して熱処
理を施した場合の界面準位密度分布を示してお
り、最小で８×1010cm-2eV-1にまで低減された。
このように本発明によつて界面特性が改善される
ことが明らかである。
以下に実施例としてゲルマニウム・アバランシ
エフオトダイオード（以下Ge−APDと称す）の
製造に応用して詳細に説明するが、実施例のみが
本発明を限定するものでない事は容易に理解され
なければならない。まず本発明との比較のための
実験例について述べる。第２図はその製造工程の
途中からを示した一例である。準備されたゲルマ
ニウム基板２１はｎ型でキヤリア濃度が８×1015
cm-3である。該ゲルマニウム基板２１に増倍特性
の改善のために設けられるｐ導電型のガードリン
グ部２２、および受光部であるp+導電層２３を
各々ベリリウム及びボロンのイオン打ち込み法に
より形成した（第２図ａ）。ベリリウムイオン打
ち込みの加速電圧とドース量は各々、100keV，
１×1014cm-2に選んだ。またボロンイオン打ち込
みの加速電圧とドース量は各々、40keV，２×
1013cm-2に選んだ。イオン打ち込みの後、650℃
で45分間窒素雰囲気中で加熱することにより、打
ち込みイオンの活性化を行なつた。このときのガ
ードリング部２２の接合深さは約3μm、p+受光部
２３の接合深さは約0.3μmである。次に、450℃
のもとでO2を毎分2.5流量で５分間流して該ゲ
ルマニウム表面に薄い酸化ゲルマニウム層２４を
形成した後、直ちに二酸化シリコン誘導体膜２５
を前述の条件で形成し、全体の厚さを2300Åにし
た（第２図ｂ）。次に従来より周知の露光技術に
より電極形成用の窓あけを行ない、Al電極２６
を形成してGe−APDを完成させた（第２図ｃ）。
エフオトダイオード（以下Ge−APDと称す）の
製造に応用して詳細に説明するが、実施例のみが
本発明を限定するものでない事は容易に理解され
なければならない。まず本発明との比較のための
実験例について述べる。第２図はその製造工程の
途中からを示した一例である。準備されたゲルマ
ニウム基板２１はｎ型でキヤリア濃度が８×1015
cm-3である。該ゲルマニウム基板２１に増倍特性
の改善のために設けられるｐ導電型のガードリン
グ部２２、および受光部であるp+導電層２３を
各々ベリリウム及びボロンのイオン打ち込み法に
より形成した（第２図ａ）。ベリリウムイオン打
ち込みの加速電圧とドース量は各々、100keV，
１×1014cm-2に選んだ。またボロンイオン打ち込
みの加速電圧とドース量は各々、40keV，２×
1013cm-2に選んだ。イオン打ち込みの後、650℃
で45分間窒素雰囲気中で加熱することにより、打
ち込みイオンの活性化を行なつた。このときのガ
ードリング部２２の接合深さは約3μm、p+受光部
２３の接合深さは約0.3μmである。次に、450℃
のもとでO2を毎分2.5流量で５分間流して該ゲ
ルマニウム表面に薄い酸化ゲルマニウム層２４を
形成した後、直ちに二酸化シリコン誘導体膜２５
を前述の条件で形成し、全体の厚さを2300Åにし
た（第２図ｂ）。次に従来より周知の露光技術に
より電極形成用の窓あけを行ない、Al電極２６
を形成してGe−APDを完成させた（第２図ｃ）。
次に本発明の実施例として、Ge−APDを例に
とつて説明する。第３図はその製造工程の途中か
らを示している。第３図ａは第２図ａと全く同じ
工程である。次いで前述の条件で二酸化シリコン
誘導体膜２５を形成した後（第３図ｂ）600℃の
もとでO2を毎分2.5流量30分間流して、二酸化
シリコン膜２５とゲルマニウム基板２１との中間
に酸化ゲルマニウム層２４を形成し（第３図ｃ）、
全体の不活性化膜厚2300Åにした。次に第２図ｃ
と同様に、Al電極２６を形成してGe−APDを完
成させた。（第３図ｄ）。第４図、本発明によらな
い、単に二酸化シリコン膜を形成した場合と、第
２図に示した工程の場合と、本発明による第３図
で示した工程の場合により、それぞれ製造したア
バランシエフオトダイオードの暗電流−電圧特性
を示している。第４図からGe−APDの降伏電圧
VBは約−30Vである。曲線４１は本発明によら
ない従来方法で製造したGe−APDの暗電流−電
圧曲線であり、暗電流は0.9VBにおいて0.5〜
0.6μAと非常に多い。第２図で示した比較のため
の、熱酸化法により製造したGe−APDの暗電流
は曲線４２に示してあり、0.9VBで0.3〜0.4μAに
低減された。更に本発明による方法を適用して製
造したGe−APDでは暗電流は、曲線４３に示す
ように0.9VBで0.1〜0.2μAにまで低減され第１図
に示した結果と矛盾しない結果が得られ、Ge−
APDの特性向上が図れた。
とつて説明する。第３図はその製造工程の途中か
らを示している。第３図ａは第２図ａと全く同じ
工程である。次いで前述の条件で二酸化シリコン
誘導体膜２５を形成した後（第３図ｂ）600℃の
もとでO2を毎分2.5流量30分間流して、二酸化
シリコン膜２５とゲルマニウム基板２１との中間
に酸化ゲルマニウム層２４を形成し（第３図ｃ）、
全体の不活性化膜厚2300Åにした。次に第２図ｃ
と同様に、Al電極２６を形成してGe−APDを完
成させた。（第３図ｄ）。第４図、本発明によらな
い、単に二酸化シリコン膜を形成した場合と、第
２図に示した工程の場合と、本発明による第３図
で示した工程の場合により、それぞれ製造したア
バランシエフオトダイオードの暗電流−電圧特性
を示している。第４図からGe−APDの降伏電圧
VBは約−30Vである。曲線４１は本発明によら
ない従来方法で製造したGe−APDの暗電流−電
圧曲線であり、暗電流は0.9VBにおいて0.5〜
0.6μAと非常に多い。第２図で示した比較のため
の、熱酸化法により製造したGe−APDの暗電流
は曲線４２に示してあり、0.9VBで0.3〜0.4μAに
低減された。更に本発明による方法を適用して製
造したGe−APDでは暗電流は、曲線４３に示す
ように0.9VBで0.1〜0.2μAにまで低減され第１図
に示した結果と矛盾しない結果が得られ、Ge−
APDの特性向上が図れた。
上記実施例では、誘導体として二酸化シリコン
膜の場合について説明したが、他の誘導体例えば
窒化シリコン膜（Si3N4），窒化ゲルマニウム膜
（Ge3N4），酸化アルミニウム（Al2O3）について
も全く同様の効果が得られた。
膜の場合について説明したが、他の誘導体例えば
窒化シリコン膜（Si3N4），窒化ゲルマニウム膜
（Ge3N4），酸化アルミニウム（Al2O3）について
も全く同様の効果が得られた。
以上のように、本発明によれば酸化ゲルマニウ
ム層を外気に接することなく、誘導体とゲルマニ
ウム半導体との界面に形成することができるため
界面準位密度の小さい良好な界面特性が得られる
という利点を有する。
ム層を外気に接することなく、誘導体とゲルマニ
ウム半導体との界面に形成することができるため
界面準位密度の小さい良好な界面特性が得られる
という利点を有する。
第１図は界面準位密度分布曲線を示す図で、１
は本発明によらない、単に二酸化シリコン膜を形
成した場合、２は比較のための熱酸化による場
合、３は本発明による場合を示す。第２図は比較
のための熱酸化による場合のGe−APDの製造工
程を説明する図である。第３図本発明によるGe
−APDの製造工程を説明する図である。第２図、
第３図において、２１はゲルマニウム基板、２２
はガードリング層、２３は受光部、２４は酸化ゲ
ルマニウム層、２５は二酸化シリコン膜、２６は
Al電極、である。第４図はGe−APDの暗電流−
電圧特性図である。４１は単に二酸化シリコン膜
を形成した場合、４２は比較のための熱酸化によ
る場合、４３は本発明による場合を示す。
は本発明によらない、単に二酸化シリコン膜を形
成した場合、２は比較のための熱酸化による場
合、３は本発明による場合を示す。第２図は比較
のための熱酸化による場合のGe−APDの製造工
程を説明する図である。第３図本発明によるGe
−APDの製造工程を説明する図である。第２図、
第３図において、２１はゲルマニウム基板、２２
はガードリング層、２３は受光部、２４は酸化ゲ
ルマニウム層、２５は二酸化シリコン膜、２６は
Al電極、である。第４図はGe−APDの暗電流−
電圧特性図である。４１は単に二酸化シリコン膜
を形成した場合、４２は比較のための熱酸化によ
る場合、４３は本発明による場合を示す。
Claims (1)
- １ ゲルマニウム半導体表面に誘導体膜を形成し
た後、酸素雰囲気にて熱処理を行ない、該誘電体
膜とゲルマニウム半導体との界面に、酸化ゲルマ
ニウムを形成する工程を有することを特徴とする
ゲルマニウム半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190325A JPS5891686A (ja) | 1981-11-27 | 1981-11-27 | ゲルマニウム半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190325A JPS5891686A (ja) | 1981-11-27 | 1981-11-27 | ゲルマニウム半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891686A JPS5891686A (ja) | 1983-05-31 |
| JPH0474872B2 true JPH0474872B2 (ja) | 1992-11-27 |
Family
ID=16256297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190325A Granted JPS5891686A (ja) | 1981-11-27 | 1981-11-27 | ゲルマニウム半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8354148B2 (en) | 2004-05-18 | 2013-01-15 | Fujifilm Corporation | Optical compensation polarizing plate, image display unit and liquid crystal display unit |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058566A (ja) * | 2011-09-07 | 2013-03-28 | Univ Of Tokyo | 光電変換素子、光検出器及び太陽電池 |
| GB201814688D0 (en) * | 2018-09-10 | 2018-10-24 | Univ Court Univ Of Glasgow | Single photon avaalanche detector method for use therof and method for it's manufacture |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111379A (en) * | 1974-07-17 | 1976-01-29 | Matsushita Electric Industrial Co Ltd | Handotaisochino seizohoho |
-
1981
- 1981-11-27 JP JP56190325A patent/JPS5891686A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8354148B2 (en) | 2004-05-18 | 2013-01-15 | Fujifilm Corporation | Optical compensation polarizing plate, image display unit and liquid crystal display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5891686A (ja) | 1983-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3913211A (en) | Method of MOS transistor manufacture | |
| US3601668A (en) | Surface depletion layer photodevice | |
| US3849204A (en) | Process for the elimination of interface states in mios structures | |
| US4717631A (en) | Silicon oxynitride passivated semiconductor body and method of making same | |
| JP2551940B2 (ja) | 半導体素子の製造方法 | |
| JPH1051025A (ja) | フォトディテクタおよびその製造方法 | |
| JPS6259906B2 (ja) | ||
| US5219773A (en) | Method of making reoxidized nitrided oxide MOSFETs | |
| US3745070A (en) | Method of manufacturing semiconductor devices | |
| US4329773A (en) | Method of making low leakage shallow junction IGFET devices | |
| JP2001094106A (ja) | シリコン−ゲルマニウム・トランジスタおよび関連方法 | |
| JPS6224957B2 (ja) | ||
| JPS61220474A (ja) | ジユアル電子注入構造体 | |
| JPH077173A (ja) | 短い波長の光の範囲で敏感な光検出器の製造方法 | |
| JPH0474872B2 (ja) | ||
| JP2626910B2 (ja) | 半導体装置の製造方法 | |
| JPS6068621A (ja) | 半導体装置の製造方法 | |
| US3714525A (en) | Field-effect transistors with self registered gate which acts as diffusion mask during formation | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| US4003759A (en) | Ion implantation of gold in mercury cadmium telluride | |
| JPS633448B2 (ja) | ||
| US6300210B1 (en) | Method of manufacturing a semiconductor device comprising a bipolar transistor | |
| JPH0239534A (ja) | 半導体装置の製造方法 | |
| JP2831805B2 (ja) | 半導体装置の製造方法 | |
| JP2798927B2 (ja) | 半導体受光装置及びその製造方法 |