JPS633448B2 - - Google Patents
Info
- Publication number
- JPS633448B2 JPS633448B2 JP54125047A JP12504779A JPS633448B2 JP S633448 B2 JPS633448 B2 JP S633448B2 JP 54125047 A JP54125047 A JP 54125047A JP 12504779 A JP12504779 A JP 12504779A JP S633448 B2 JPS633448 B2 JP S633448B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- germanium substrate
- germanium
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明はゲルマニウム基板を有する半導体装置
の製造方法に関する。
の製造方法に関する。
ゲルマニウムは高温度の熱処理によつてその結
晶構造が乱されやすいという性質を有する。従来
よりヒ素（As）やアンチモン（Sb）や亜鉛
（Zn）をゲルマニウム基板に熱拡散することが行
なわれているが、これらの拡散温度は高いため、
長時間熱処理して表面から深くまで換散層を形成
しようとすると、ゲルマニウム基板に悪影響を与
えるという問題があつた。このためゲルマニウム
基板に深い不純物層、主にｐ形不純物層を形成す
ることが困難であつた。ところが他方、近年、
1μｍ帯光通信用受光素子としてゲルマニウム受
光素子の必要性が増加してきた。
晶構造が乱されやすいという性質を有する。従来
よりヒ素（As）やアンチモン（Sb）や亜鉛
（Zn）をゲルマニウム基板に熱拡散することが行
なわれているが、これらの拡散温度は高いため、
長時間熱処理して表面から深くまで換散層を形成
しようとすると、ゲルマニウム基板に悪影響を与
えるという問題があつた。このためゲルマニウム
基板に深い不純物層、主にｐ形不純物層を形成す
ることが困難であつた。ところが他方、近年、
1μｍ帯光通信用受光素子としてゲルマニウム受
光素子の必要性が増加してきた。
従来のゲルマニウム受光素子は、第１図に示す
ように、ｐ形ゲルマニウム基板１に受光面を構成
する高不純物濃度のn+形層２を形成し、ｎ形ガ
ードリング層３を設け、ゲルマニウム基板１の表
面はn+形層２以外の部分が二酸化シリコン層
（SiO2）４によつて被覆されていた。ゲルマニウ
ム基板を用いて受光素子を構成すると、シリコン
を用いたときよりも基板中で発生した少数キヤリ
アがpn接合の空乏層まで拡散することによつて
生じる拡散電流が大となる。室温における暗電流
は大部分がこの拡散電流に起因するから、ゲルマ
ニウム受光素子は暗電流が大きいという欠点を有
していた。その上、二酸化シリコン層４内に帯電
された正電荷の作用で、これと接するｐ形ゲルマ
ニウム基板１の表面にはｎ形反転層が生じてしま
う。このため、pn接合の空乏層は反転層に沿つ
て横方向に拡がり、等価的な接合面積が増大する
ため、拡散電流や表面もれ電流を増加させてい
た。しかるに、ゲルマニウム基板にｐ形不純物層
を低温度で形成する適当な方法がなかつたのでｎ
形反転層を防止する有効な方法が見い出されてい
なかつた。
ように、ｐ形ゲルマニウム基板１に受光面を構成
する高不純物濃度のn+形層２を形成し、ｎ形ガ
ードリング層３を設け、ゲルマニウム基板１の表
面はn+形層２以外の部分が二酸化シリコン層
（SiO2）４によつて被覆されていた。ゲルマニウ
ム基板を用いて受光素子を構成すると、シリコン
を用いたときよりも基板中で発生した少数キヤリ
アがpn接合の空乏層まで拡散することによつて
生じる拡散電流が大となる。室温における暗電流
は大部分がこの拡散電流に起因するから、ゲルマ
ニウム受光素子は暗電流が大きいという欠点を有
していた。その上、二酸化シリコン層４内に帯電
された正電荷の作用で、これと接するｐ形ゲルマ
ニウム基板１の表面にはｎ形反転層が生じてしま
う。このため、pn接合の空乏層は反転層に沿つ
て横方向に拡がり、等価的な接合面積が増大する
ため、拡散電流や表面もれ電流を増加させてい
た。しかるに、ゲルマニウム基板にｐ形不純物層
を低温度で形成する適当な方法がなかつたのでｎ
形反転層を防止する有効な方法が見い出されてい
なかつた。
第２図は他の従来のゲルマニウム受光素子を示
すもので、ｎ形ゲルマニウム基板５にボロン(B)を
イオン注入してp+形層６を形成し、亜鉛（Zn）
を熱拡散してｐ形ガードリング層７を形成したも
のである。この従来例では亜鉛は800℃以上の高
温で熱処理されるのでゲルマニウム結晶に悪影響
を与えて暗電流は大となる。さらに亜沿は拡散係
数が比較的小さいので、ガードリング層７の断面
の曲率半径が比較的小となり電界の集中が起こ
り、また亜沿の不純物濃度は比較的高ので、空乏
層はｎ形ゲルマニウム基板５の方向に主として拡
がるだけなので耐圧が低いという欠点があつた。
すもので、ｎ形ゲルマニウム基板５にボロン(B)を
イオン注入してp+形層６を形成し、亜鉛（Zn）
を熱拡散してｐ形ガードリング層７を形成したも
のである。この従来例では亜鉛は800℃以上の高
温で熱処理されるのでゲルマニウム結晶に悪影響
を与えて暗電流は大となる。さらに亜沿は拡散係
数が比較的小さいので、ガードリング層７の断面
の曲率半径が比較的小となり電界の集中が起こ
り、また亜沿の不純物濃度は比較的高ので、空乏
層はｎ形ゲルマニウム基板５の方向に主として拡
がるだけなので耐圧が低いという欠点があつた。
本発明は上述の従来の欠点に鑑みて、ｐ型ゲル
マニウム基板に低温度で深いｐ形チヤンネルスト
ツパ層を形成することにより、低暗電流化を図る
半導体装置の製造方法を提供することを目的とす
る。
マニウム基板に低温度で深いｐ形チヤンネルスト
ツパ層を形成することにより、低暗電流化を図る
半導体装置の製造方法を提供することを目的とす
る。
本発明の目的は、Ｐ形ゲルマニウム基板にベリ
ウム（Be）をイオン注入してｐ形チヤンネルス
トツパ層を形成する工程と、該ｐ形ゲルマニウム
基板の表面において前記チヤンネルストツパ層の
内側に高不純物濃度のｎ形層を形成する工程とを
有することにより達成される。
ウム（Be）をイオン注入してｐ形チヤンネルス
トツパ層を形成する工程と、該ｐ形ゲルマニウム
基板の表面において前記チヤンネルストツパ層の
内側に高不純物濃度のｎ形層を形成する工程とを
有することにより達成される。
本発明は、ゲルマニウム基板に各種の不純物を
イオン注入して調べたところ、ベリリウムをイオ
ン注入したとき第３図に示すような不純物濃度分
布が得られることを見い出した。曲線Ａ，Ｂは加
速電圧100KeVで、ドーズ量はそれぞれ５×1014
cm-2と２×1014cm-2の場合、また曲線Ｃ，Ｄは加
速電圧50KeVでドーズ量はそれぞれ１×1014cm-2
と５×1013cm-2の場合を示す。いずれも、ウエハ
不純物濃度４×1015cm-3で、646℃１時間の熱処
理を加えたものである。この不純物濃度分布によ
れば、たとえば曲線Ａは、ベリリウムが表面付近
で1018cm-3以上の高いキヤリア濃度を示し、表面
から深さ方向に沿つて濃度は急に低下するが、そ
の後、低濃度領域が伸びて12μｍ程の深さまで達
することがわかる。他の曲線Ｂ，Ｃ，Ｄもほぼ同
様な不純物濃度分布を示す。これに対して、ゲル
マニウム基板にヒ素をイオン注入したときは、加
速電圧150KeV、ドーズ量５×1013cm-2、692℃で
１時間熱処理しても表面濃度約1017cm-3、拡散深
さ2μｍ程度である。また、ゲルマニウム基板に
亜鉛をイオン注入したときは、加速電圧
150KeV、ドーズ量５×1013cm-2、695℃で４時間
熱処理しても表面濃度約1018cm-3、拡散深さ1.5μ
ｍ程度である。
イオン注入して調べたところ、ベリリウムをイオ
ン注入したとき第３図に示すような不純物濃度分
布が得られることを見い出した。曲線Ａ，Ｂは加
速電圧100KeVで、ドーズ量はそれぞれ５×1014
cm-2と２×1014cm-2の場合、また曲線Ｃ，Ｄは加
速電圧50KeVでドーズ量はそれぞれ１×1014cm-2
と５×1013cm-2の場合を示す。いずれも、ウエハ
不純物濃度４×1015cm-3で、646℃１時間の熱処
理を加えたものである。この不純物濃度分布によ
れば、たとえば曲線Ａは、ベリリウムが表面付近
で1018cm-3以上の高いキヤリア濃度を示し、表面
から深さ方向に沿つて濃度は急に低下するが、そ
の後、低濃度領域が伸びて12μｍ程の深さまで達
することがわかる。他の曲線Ｂ，Ｃ，Ｄもほぼ同
様な不純物濃度分布を示す。これに対して、ゲル
マニウム基板にヒ素をイオン注入したときは、加
速電圧150KeV、ドーズ量５×1013cm-2、692℃で
１時間熱処理しても表面濃度約1017cm-3、拡散深
さ2μｍ程度である。また、ゲルマニウム基板に
亜鉛をイオン注入したときは、加速電圧
150KeV、ドーズ量５×1013cm-2、695℃で４時間
熱処理しても表面濃度約1018cm-3、拡散深さ1.5μ
ｍ程度である。
したがつて、ゲルマニウム基板にベリリウムを
イオン注入することにより、ヒ素やアンチモンを
熱拡散する場合に比べれば勿論のことヒ素や亜鉛
をイオン注入する場合に比べても、低温度にて、
表面高濃度でかつ表面から深くまで伸びた低濃度
の不純物層を形成できるものである。本発明の方
法によれば、少くとも700℃以下の温度でｐ形不
純物層を形成できるので、ゲルマニウム基板の結
晶構造が悪影響を受けて暗電流が増加することを
抑制できる。
イオン注入することにより、ヒ素やアンチモンを
熱拡散する場合に比べれば勿論のことヒ素や亜鉛
をイオン注入する場合に比べても、低温度にて、
表面高濃度でかつ表面から深くまで伸びた低濃度
の不純物層を形成できるものである。本発明の方
法によれば、少くとも700℃以下の温度でｐ形不
純物層を形成できるので、ゲルマニウム基板の結
晶構造が悪影響を受けて暗電流が増加することを
抑制できる。
第４図は本発明にかかるゲルマニウム受光素子
の製造方法の一実施例を示す。ｐ形ゲルマニウム
基板１１（ａ図）の表面を二酸化シリコン
（SiO2）からなる酸化膜１２で被覆し、通常のフ
オトエツチング技術により窓開けし、750℃で2.5
時間アンチモン拡散を行なつて、ｎ形ガードリン
グ層１３を形成する（ｂ図）。次に再び表面を酸
化膜１４で被覆したあと、ガードリング層１３の
外側の部分を窓開けし、ベリリウムをイオン注入
により加速電圧100KeV、ドーズ量２×1014cm-2
で基板１１に打ち込んだのち（ｃ図）、表面を酸
化膜で被覆してから、646℃で１時間の熱処理を
加えることにより、活性化して拡散を行ないｐ形
チヤンネルストツパ層１５を形成する（ｄ図）。
第２図の不純物濃度分布から明かなように、ベリ
リウムは表面付近で高濃度すなわち約1018cm-3
で、しかも表面から深くまで、すなわち1016cm-3
の濃度のゲルマニウム基板の場合約6μｍまで拡
散される。次にガードリング層１３の内側の酸化
膜を除去し、ヒ素を620℃で18分拡散し、3000〜
4000Åの薄さで高不純物濃度を有するn+形層１
６を形成する。ｅ図）。n+形層１６の表面は受光
面として作用する。次に、アルミニウム（Al）
電極１７をガードリング層１３の表面に蒸着する
（ｆ図）。なお、ガードリング層１３はn+形層１
６の周辺部の耐圧を高めるためのものである。ま
た、ｐ形ゲルマニウム基板１１に対する電極は、
受光素子の裏面に金メツキしたステムをボンデイ
ングすることにより設けられるもので図示を省略
した。
の製造方法の一実施例を示す。ｐ形ゲルマニウム
基板１１（ａ図）の表面を二酸化シリコン
（SiO2）からなる酸化膜１２で被覆し、通常のフ
オトエツチング技術により窓開けし、750℃で2.5
時間アンチモン拡散を行なつて、ｎ形ガードリン
グ層１３を形成する（ｂ図）。次に再び表面を酸
化膜１４で被覆したあと、ガードリング層１３の
外側の部分を窓開けし、ベリリウムをイオン注入
により加速電圧100KeV、ドーズ量２×1014cm-2
で基板１１に打ち込んだのち（ｃ図）、表面を酸
化膜で被覆してから、646℃で１時間の熱処理を
加えることにより、活性化して拡散を行ないｐ形
チヤンネルストツパ層１５を形成する（ｄ図）。
第２図の不純物濃度分布から明かなように、ベリ
リウムは表面付近で高濃度すなわち約1018cm-3
で、しかも表面から深くまで、すなわち1016cm-3
の濃度のゲルマニウム基板の場合約6μｍまで拡
散される。次にガードリング層１３の内側の酸化
膜を除去し、ヒ素を620℃で18分拡散し、3000〜
4000Åの薄さで高不純物濃度を有するn+形層１
６を形成する。ｅ図）。n+形層１６の表面は受光
面として作用する。次に、アルミニウム（Al）
電極１７をガードリング層１３の表面に蒸着する
（ｆ図）。なお、ガードリング層１３はn+形層１
６の周辺部の耐圧を高めるためのものである。ま
た、ｐ形ゲルマニウム基板１１に対する電極は、
受光素子の裏面に金メツキしたステムをボンデイ
ングすることにより設けられるもので図示を省略
した。
以上のようにして製造されたゲルマニウム受光
素子は、ｐ形ゲルマニウム基板１１に形成された
n+形層１６からなり、少くともn+形層よりも深
い、望ましくは5μｍ以上の深さを有するベリリ
ウムのイオン注入で形成されたチヤンネルストツ
パ層１５を有するものである。
素子は、ｐ形ゲルマニウム基板１１に形成された
n+形層１６からなり、少くともn+形層よりも深
い、望ましくは5μｍ以上の深さを有するベリリ
ウムのイオン注入で形成されたチヤンネルストツ
パ層１５を有するものである。
本発明の上記実施例に従うゲルマニウム受光素
子では、チヤンネルストツパ層１５が酸化膜１４
と接する部分のベリリウムによるｐ形キヤリア濃
度が高いので、ｎ形反転層が形成されることはな
い。このため空乏層が横方向に広がらないから、
拡散電流および表面もれ電流を小とできる。ま
た、ｐ形チヤンネルストツパ層１５は煩面から深
くまで伸びるので、ｐ形ゲルマニウム基板１１よ
りも高い不純物濃度を有する領域が大となる。高
不純物濃度領域では、少数キヤリアすなわちここ
では電子による拡散電流は減少するから、ｐ形チ
ヤンネルストツパ層１５によつてｐ形ゲルマニウ
ム基板１１の拡散電流を小とできる。チヤンネル
ストツパ層のない従来の受光素子は、約10-7Aの
暗電流が生じたのに対して、本発明によつて製造
された受光素子では暗電流を約10-6Aに低下でき
るので、受光素子の最低受光レベルを低くするこ
とができる。
子では、チヤンネルストツパ層１５が酸化膜１４
と接する部分のベリリウムによるｐ形キヤリア濃
度が高いので、ｎ形反転層が形成されることはな
い。このため空乏層が横方向に広がらないから、
拡散電流および表面もれ電流を小とできる。ま
た、ｐ形チヤンネルストツパ層１５は煩面から深
くまで伸びるので、ｐ形ゲルマニウム基板１１よ
りも高い不純物濃度を有する領域が大となる。高
不純物濃度領域では、少数キヤリアすなわちここ
では電子による拡散電流は減少するから、ｐ形チ
ヤンネルストツパ層１５によつてｐ形ゲルマニウ
ム基板１１の拡散電流を小とできる。チヤンネル
ストツパ層のない従来の受光素子は、約10-7Aの
暗電流が生じたのに対して、本発明によつて製造
された受光素子では暗電流を約10-6Aに低下でき
るので、受光素子の最低受光レベルを低くするこ
とができる。
なお、第４図に示した製造工程において、イオ
ン注入されたベリリウムの熱処理工程（ｄ図）
と、ヒ素の熱拡散によるn+形層１６の形成工程
（ｅ図）とを同時に行なつてもよい。
ン注入されたベリリウムの熱処理工程（ｄ図）
と、ヒ素の熱拡散によるn+形層１６の形成工程
（ｅ図）とを同時に行なつてもよい。
次に、第５図は本発明による受光素子の製造方
法の他の実施例を示す。
法の他の実施例を示す。
ｎ形ゲルマニウム基板２１（ａ図）の表面を二
酸シリコンよりなる酸化膜２２で被覆し、これに
通常のフオトエツチング技術により窓開けしてベ
リリウムを加速電圧50KeV、ドース量１×1014cm
-2でイオン注入して（ｂ図）、ｐ形ガードリング
層２３を形成し、酸化膜２２を窓開けしてインジ
ユウム（In）を加速電圧90KeV、ドース量２×
1013cm-2でイオン注入し（ｃ図）、p+形層２４を
形成する（ｄ図）。そして、表面を酸化膜２２で
被覆し、646℃で１時間熱処理を行ない、ｐ形ガ
ードリング層２３を深さ約6μｍに形成する。ま
た、同時にp+形層２４は約1000Åの薄さで1018cm
-3程の高濃度に形成される。次にp+形層２４の表
面の酸化膜を除去し（ｅ図）、受光面として作用
させるとともに、ガードリング層２３の表面にア
ルミニウムを蒸着することにより電極２５を取り
付ける。
酸シリコンよりなる酸化膜２２で被覆し、これに
通常のフオトエツチング技術により窓開けしてベ
リリウムを加速電圧50KeV、ドース量１×1014cm
-2でイオン注入して（ｂ図）、ｐ形ガードリング
層２３を形成し、酸化膜２２を窓開けしてインジ
ユウム（In）を加速電圧90KeV、ドース量２×
1013cm-2でイオン注入し（ｃ図）、p+形層２４を
形成する（ｄ図）。そして、表面を酸化膜２２で
被覆し、646℃で１時間熱処理を行ない、ｐ形ガ
ードリング層２３を深さ約6μｍに形成する。ま
た、同時にp+形層２４は約1000Åの薄さで1018cm
-3程の高濃度に形成される。次にp+形層２４の表
面の酸化膜を除去し（ｅ図）、受光面として作用
させるとともに、ガードリング層２３の表面にア
ルミニウムを蒸着することにより電極２５を取り
付ける。
以上のように製造されたゲルマニウム受光素子
はｎ形ゲルマニウム基板２１とp+形層２４およ
びｐ形ガードリング層２３とからなる。
はｎ形ゲルマニウム基板２１とp+形層２４およ
びｐ形ガードリング層２３とからなる。
この実施例に従うゲルマニウム受光素子は、ｐ
形ガードリング層２３の深さが5μｍ以上と深く
形成できるのでｐ形ガードリング層１３の断面の
曲率半径は大とでき、また、ｐ形ガードリング層
２３のキヤリア濃度は1016cm-3と比較的低いの
で、空乏層はｐ形ガードリング層２３とｎ形ゲル
マニウム基板２１との両方に向つて広がる。この
ため、耐圧が高くなる。さらに、ｎ形ゲルマニウ
ム基板にｐ形ガードリング層、p+形層を形成し
ているので、ｐ形ゲルマニウム基板を使用した場
合よりも低雑音にできる。
形ガードリング層２３の深さが5μｍ以上と深く
形成できるのでｐ形ガードリング層１３の断面の
曲率半径は大とでき、また、ｐ形ガードリング層
２３のキヤリア濃度は1016cm-3と比較的低いの
で、空乏層はｐ形ガードリング層２３とｎ形ゲル
マニウム基板２１との両方に向つて広がる。この
ため、耐圧が高くなる。さらに、ｎ形ゲルマニウ
ム基板にｐ形ガードリング層、p+形層を形成し
ているので、ｐ形ゲルマニウム基板を使用した場
合よりも低雑音にできる。
以上説明したように本発明によれば、ｐ形ゲル
マニウム基板にベリリウムをイオン注入すること
により、700℃以下の低温度でｐ形チヤンネルス
トツパ層を形成でき、半導体装置の製造方法を提
供できる。
マニウム基板にベリリウムをイオン注入すること
により、700℃以下の低温度でｐ形チヤンネルス
トツパ層を形成でき、半導体装置の製造方法を提
供できる。
第１図及び第２図には従来の受光素子を示す断
面図、第３図はベリリウムをゲルマニウム基板に
イオン注入した場合の不純物濃度分布を示す図、
第４図は本発明の製造方法の一実施例を示す工程
図、第５図は本発明の製造方法の他の実施例を示
す工程図である。 １１……ｐ形ゲルマニウム基板、１３……ｎ形
ガードリング層、１５……ｐ形チヤンネルストツ
パ層、１６……n+形層、２１……ｎ形ゲルマニ
ウム基板、２３……ｐ形ガードリング層、２４…
…p+形層。
面図、第３図はベリリウムをゲルマニウム基板に
イオン注入した場合の不純物濃度分布を示す図、
第４図は本発明の製造方法の一実施例を示す工程
図、第５図は本発明の製造方法の他の実施例を示
す工程図である。 １１……ｐ形ゲルマニウム基板、１３……ｎ形
ガードリング層、１５……ｐ形チヤンネルストツ
パ層、１６……n+形層、２１……ｎ形ゲルマニ
ウム基板、２３……ｐ形ガードリング層、２４…
…p+形層。
Claims (1)
- １ ｐ形ゲルマニウム基板にベリリウムをイオン
注入してｐ形チヤンネルストツパ層を形成する工
程と、該ｐ形ゲルマニウム基板の表面において前
記チヤンネルストツパ層の内側に高不純物濃度の
ｎ形層を形成する工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12504779A JPS5649523A (en) | 1979-09-28 | 1979-09-28 | Manufacture of semiconductor device |
| US06/187,419 US4415370A (en) | 1979-09-28 | 1980-09-15 | Method of beryllium implantation in germanium substrate |
| EP80303334A EP0026629B1 (en) | 1979-09-28 | 1980-09-24 | Methods of manufacturing semiconductor devices, for example photodiodes, and devices so manufactured |
| DE8080303334T DE3071864D1 (en) | 1979-09-28 | 1980-09-24 | Methods of manufacturing semiconductor devices, for example photodiodes, and devices so manufactured |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12504779A JPS5649523A (en) | 1979-09-28 | 1979-09-28 | Manufacture of semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57216037A Division JPS5943834B2 (ja) | 1982-12-09 | 1982-12-09 | 半導体受光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5649523A JPS5649523A (en) | 1981-05-06 |
| JPS633448B2 true JPS633448B2 (ja) | 1988-01-23 |
Family
ID=14900513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12504779A Granted JPS5649523A (en) | 1979-09-28 | 1979-09-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5649523A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182225A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | ｐｎ接合の形成方法 |
| JPS5936978A (ja) * | 1982-08-24 | 1984-02-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60168324U (ja) * | 1984-04-16 | 1985-11-08 | 株式会社クボタ | 歩行型芝刈機 |
| JPS60168325U (ja) * | 1984-04-16 | 1985-11-08 | 株式会社クボタ | 歩行型芝刈機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2728711A1 (de) * | 1976-08-10 | 1978-02-16 | Ibm | Verfahren zum herstellen von halbleiterbauelementen aus verbindungshalbleitermaterial |
-
1979
- 1979-09-28 JP JP12504779A patent/JPS5649523A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5649523A (en) | 1981-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| JPS6259906B2 (ja) | ||
| US4313768A (en) | Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| US4362574A (en) | Integrated circuit and manufacturing method | |
| US4654678A (en) | Avalanche photodiode | |
| US4415370A (en) | Method of beryllium implantation in germanium substrate | |
| JPS633448B2 (ja) | ||
| JPS5943834B2 (ja) | 半導体受光装置の製造方法 | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| US8134179B2 (en) | Photodiode with a reduced dark current and method for the production thereof | |
| JP2736089B2 (ja) | 半導体素子及びその製造方法 | |
| JP2897215B2 (ja) | 半導体装置の製造方法 | |
| JPS6259904B2 (ja) | ||
| JPS6328505B2 (ja) | ||
| JPS5946428B2 (ja) | ゲルマニウム受光素子 | |
| JPH0417368A (ja) | 縦型オーバーフロードレイン型固体撮像素子 | |
| JP2563798B2 (ja) | 半導体装置の製造方法 | |
| JP2604251B2 (ja) | 固体撮像素子 | |
| JP3257225B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JPH06237005A (ja) | 光検知素子およびその製造方法 | |
| JPH06260496A (ja) | 半導体装置の製造方法 | |
| JPS6259898B2 (ja) | ||
| JPS60149125A (ja) | 半導体基板への不純物添加方法 |