JPH0474881B2 - - Google Patents

Info

Publication number
JPH0474881B2
JPH0474881B2 JP59236476A JP23647684A JPH0474881B2 JP H0474881 B2 JPH0474881 B2 JP H0474881B2 JP 59236476 A JP59236476 A JP 59236476A JP 23647684 A JP23647684 A JP 23647684A JP H0474881 B2 JPH0474881 B2 JP H0474881B2
Authority
JP
Japan
Prior art keywords
transistor
input terminal
amplifier
capacitor
phase input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59236476A
Other languages
English (en)
Other versions
JPS61114607A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59236476A priority Critical patent/JPS61114607A/ja
Publication of JPS61114607A publication Critical patent/JPS61114607A/ja
Publication of JPH0474881B2 publication Critical patent/JPH0474881B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、フアインダ用ブラウン管のドライ
ブ回路に用いられる増幅器のスピードアツプ回路
に関する。
従来の技術 ビデオカメラにおけるフアインダ用ブラウン管
のドライブ回路では、電源スイツチの投入と同時
に映像を写し出す要求から、動作開始を高速化す
る要求がある。
第2図は、この種のドライブ回路に用いられる
従来の差動増幅器およびその帰還系統を示してい
る。すなわち、差動増幅器2の非反転入力端子
(+)には増幅すべき信号が加えられ、その出力
端子には負荷抵抗4が接続され、また、その反転
入力端子(−)と出力端子との間には抵抗6,
8,10およびコンデンサ12からなる帰還回路
が付加されている。
そして、差動増幅器2には、駆動用電源14が
電源スイツチ16を介して接続されている。
このような構成によれば、電源スイツチ16の
投入によつて差動増幅器2は動作状態となるが、
電源スイツチ16の投入によりコンデンサ12に
充電電流が流れ、コンデンサ12の充電電位が所
定の電位に到達しない間は、正常な増幅動作が得
られない。すなわち、この種の差動増幅器2で
は、非反転入力端子(+)と反転入力端子(−)
とが直流的に同電位になるまで、コンデンサ12
が充電される。
発明が解決しようとする問題点 このようなコンデンサ12を伴つた帰還回路を
持つ差動増幅器2では、増幅度の低域限界がコン
デンサ12の容量Cと抵抗6の抵抗値Rの値C・
Rからなる時定数で決定されるため、容量Cおよ
び抵抗値Rを大きく設定している。なお、抵抗
8,10の抵抗値は、抵抗6の抵抗値Rに比較
し、小さく設定されている。
このため、電源スイツチ16の投入時、差動増
幅器2の反転入力端子(−)の電位の立ち上がり
に相当長い時間を要する欠点がある。したがつ
て、動作開始について、高速化が要求されるフア
インダ用ブラウン管のドライブ回路などには不向
きである。
そこで、この発明は、フアインダ用ブラウン管
のドライブ回路に用いられる増幅器の帰還回路に
設置されているコンデンサを電源供給に応じて強
制充電を行い、立ち上がりの高速化を図る増幅器
のスピードアツプ回路の提供を目的とする。
問題点を解決するための手段 即ち、この発明の増幅器のスピードアツプ回路
は、フアインダ用ブラウン管のドライブ回路に設
置され、コンデンサ12を備えた帰還回路を持つ
増幅器(差動増幅器2)と、この増幅器の正相入
力端子にベースが接続されるとともに、エミツタ
にオフセツト設定用抵抗(抵抗30)を介して第
1の定電流源34が直列に接続されて前記増幅器
の前記正相入力端子のレベルに応じた出力を取り
出す第1のトランジスタ24と、前記増幅器の逆
相入力端子にベースが接続されるとともに、エミ
ツタに第2の定電流源36が直列に接続されて前
記増幅器の前記逆相入力端子のレベルに応じた出
力を取り出す第2のトランジスタ26と、前記第
1のトランジスタ及び前記第2のトランジスタか
ら取り出された出力を比較し、その大小関係に応
じた出力を発生する比較器22と、前記正相入力
端子側のレベルが前記逆相入力端子側のレベルよ
り高いとき、前記比較器の出力により導通し、そ
の導通時、電源14と前記コンデンサとの間に閉
回路を成して前記コンデンサに充電電流を流し込
む第3のトランジスタ28とを備え、前記増幅器
の動作開始時、前記コンデンサを急速に充電させ
ることを特徴とする。
作 用 この発明では、増幅器の帰還回路に設置された
コンデンサに、電源供給に応動して充電電流を供
給して急速充電を行うとともに、その充電電位が
所定の電位に到達したことを検出して充電電流を
解除することにより、動作開始のスピードアツプ
化が図られる。
実施例 以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
第1図はこの発明の増幅器のスピードアツプ回
路の実施例を示し、第2図に示す回路と同一部分
には同一符号を付してある。
第1図において、急速充電回路20は、電源ス
イツチ16が閉じられることに応動し、差動増幅
器2に正相入力を加えるための非反転入力端子
(+)と逆相入力を加えるための反転入力端子
(−)との電位を比較し、そのレベル差に基づい
て差動増幅器2の帰還回路のコンデンサ12に充
電電流を供給し、差動増幅器2の非反転入力端子
(+)および反転入力端子(−)の電位が同一ま
たは所定範囲の電位差に到達したとき、充電電流
を解除するように構成されている。
急速充電回路20には、比較器22、第1のト
ランジスタ24、第2のトランジスタ26、第3
のトランジスタ28、抵抗30,32,第1およ
び第2の定電流源34,36が設置され、第1の
トランジスタ24、抵抗30および定電流源34
からなる回路、第2のトランジスタ26および定
電流源36からなる回路はそれぞれインピーダン
ス変換回路を構成している。すなわち、差動増幅
器2の非反転入力端子(+)の電位はトランジス
タ24のベースに加えられ、差動増幅器2の反転
入力端子(−)の電位はトランジスタ26のベー
スに加えられ、各トランジスタ24,26には、
加えられる電位に応じた直流電流が流れる。
トランジスタ24,26は差動増幅器を構成し
ており、トランジスタ24のエミツタ側にはオフ
セツト設定用の抵抗30を介して定電流源34が
接続され、また、トランジスタ26のエミツタ側
には定電流源36が接続されている。各トランジ
スタ24のエミツタに接続された抵抗30と定電
流源34との間の電位は比較器22の非反転入力
端子(+)に加えられるとともに、トランジスタ
26のエミツタの電位は比較器22の反転入力端
子(−)に加えられており、これら比較器22は
加えられる電位が同一または一定の範囲内になる
まで高レベル出力を発生し、その出力は抵抗32
を介してスイツチング素子としてのトランジスタ
28のベースに加えられている。
トランジスタ28はコンデンサ12に対して充
電電流を供給するためのものであり、電源14の
正側ラインとコンデンサ12の非接地側端子との
間に接続されている。
以上の構成に基づき、その動作を説明する。
電源スイツチ16が閉じられると、電源14が
差動増幅器2および急速充電回路20に供給され
る。このとき、差動増幅器2の非反転入力端子
(+)の電位は急速に立ち上がり、所定の直流電
位に到達するが、反転入力端子(−)の電位はコ
ンデンサ12の充電に委ねられるため、その充電
は第2図において説明したように、所定の時定数
を以て遅延することになる。
すなわち、電源スイツチ16が投入された時点
では、差動増幅器2の非反転入力端子(+)と反
転入力端子(−)との間に相当な電位差が発生す
るため、これによつてトランジスタ24,26の
ベース電流が与えられることになる。
このため、トランジスタ24,26のベース側
の電位は、トランジスタ24側ではそのベース・
エミツタ間電圧および抵抗30の電圧降下分によ
るシフト、トランジスタ26側ではそのベース・
エミツタ間電圧だけシフトされて比較器22に加
えられる。この結果、比較器22は反転出力を発
生し、トランジスタ28が導通するので、トラン
ジスタ28を介してコンデンサ12に充電電流が
与えられ、コンデンサ12は急速に充電されるこ
とになり、コンデンサ12の充電によつて、差動
増幅器2の反転入力端子(−)の直流電位が定常
電位に向かつて上昇する。
このコンデンサ12の充電によつてその端子電
圧が上昇すると、トランジスタ28のエミツタ電
位が上昇し、その電位がトランジスタ28が導通
するスレシユホールドレベルを越えると、トラン
ジスタ28は非導通状態となり、コンデンサ12
の充電が解除される。
このような動作は、電源スイツチ16が閉じら
れた瞬間に行われため、コンデンサ12は瞬時に
充電され、差動増幅器2は即座に定常状態に移行
し、動作開始のスピードアツプが図られる。
したがつて、この発明は、動作開始のスピード
アツプ化が要求される回路、たとえば、ブラウン
管のドライブ回路に応用することができ、この場
合、負荷抵抗4を除き、抵抗8をブラウン管の偏
向コイルに置き換えるものとする。
この実施例の場合、トランジスタ24,26で
構成される差動増幅器には、抵抗30によつてオ
フセツトが設定されているため、差動増幅器2の
非反転入力端子(+)および反転入力端子(−)
の電位が所定の範囲になつたとき、コンデンサ1
2の充電が解除される。
なお、実施例では定電流源34の定電流値と抵
抗30の値によつて比較器22にオフセツトを設
定しているが、可変抵抗等の抵抗比分割によるレ
ベル設定によつてオフセツトを設定してもよい。
発明の効果 以上説明したように、この発明によれば、次の
ような効果が得られる。
(a) 電源スイツチを閉じたとき、可及的速やかに
定常状態に移行させることができ、ビデオカメ
ラのフアインダ用ブラウン管のドライブ回路の
電源投入時の動作開始を高速化することができ
る。
(b) 半導体集積回路で構成した場合、端子数の増
加が無く、安価に提供することができる。
【図面の簡単な説明】
第1図はこの発明の増幅器のスピードアツプ回
路の実施例を示す回路図、第2図は従来の差動増
幅器の帰還系統の構成を示す回路図である。 2……差動増幅器、12……コンデンサ、14
……駆動用電源、22……比較器、24……第1
のトランジスタ、26……第2のトランジスタ、
28……第3のトランジスタ、30……抵抗(オ
フセツト設定用抵抗)、34……第1の定電流源、
36……第2の定電流源。

Claims (1)

  1. 【特許請求の範囲】 1 フアインダ用ブラウン管のドライブ回路に設
    置され、コンデンサを備えた帰還回路を持つ増幅
    器と、 この増幅器の正相入力端子にベースが接続され
    るとともに、エミツタにオフセツト設定用抵抗を
    介して第1の定電流源が直列に接続されて前記増
    幅器の前記正相入力端子のレベルに応じた出力を
    取り出す第1のトランジスタと、 前記増幅器の逆相入力端子にベースが接続され
    るとともに、エミツタに第2の定電流源が直列に
    接続されて前記増幅器の前記逆相入力端子のレベ
    ルに応じた出力を取り出す第2のトランジスタ
    と、 前記第1のトランジスタ及び前記第2のトラン
    ジスタから取り出された出力を比較し、その大小
    関係に応じた出力を発生する比較器と、 前記正相入力端子側のレベルが前記逆相入力端
    子側のレベルより高いとき、前記比較器の出力に
    より導通し、その導通時、電源と前記コンデンサ
    との間に閉回路を成して前記コンデンサに充電電
    流を流し込む第3のトランジスタと、 を備え、前記増幅器の動作開始時、前記コンデン
    サを急速に充電させることを特徴とする増幅器の
    スピードアツプ回路。
JP59236476A 1984-11-09 1984-11-09 増幅器のスピ−ドアツプ回路 Granted JPS61114607A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59236476A JPS61114607A (ja) 1984-11-09 1984-11-09 増幅器のスピ−ドアツプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59236476A JPS61114607A (ja) 1984-11-09 1984-11-09 増幅器のスピ−ドアツプ回路

Publications (2)

Publication Number Publication Date
JPS61114607A JPS61114607A (ja) 1986-06-02
JPH0474881B2 true JPH0474881B2 (ja) 1992-11-27

Family

ID=17001301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59236476A Granted JPS61114607A (ja) 1984-11-09 1984-11-09 増幅器のスピ−ドアツプ回路

Country Status (1)

Country Link
JP (1) JPS61114607A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03124673U (ja) * 1990-03-28 1991-12-17

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55163905A (en) * 1979-06-07 1980-12-20 Nec Corp Feedback amplifier
JPS5756564U (ja) * 1980-09-13 1982-04-02

Also Published As

Publication number Publication date
JPS61114607A (ja) 1986-06-02

Similar Documents

Publication Publication Date Title
US4228366A (en) Integrator circuit with limiter
JPH0420238B2 (ja)
JPS59108418A (ja) 信号発生回路
US3471792A (en) Ac frequency to dc transducer
JPH0474881B2 (ja)
JPS6026326B2 (ja) 水平発振回路
JPH06105856B2 (ja) 定電流源回路
JP3180188B2 (ja) 蓄電池充電回路および電池充電装置
US3870898A (en) Frequency-to-voltage converter
JPS5942353B2 (ja) 積分回路
JP2946601B2 (ja) クランプ回路
SU1025010A1 (ru) Генератор треугольно-трапецеидального напр жени
JP3047012B2 (ja) フィルタ回路
JP3100664B2 (ja) 積分器用コンパレータ回路装置及び比較方法
JPH0562842B2 (ja)
JPS5947396B2 (ja) ホ−ルド回路
JP3743125B2 (ja) クランプ回路
JPH0749538Y2 (ja) 電子負荷装置
JPH02260914A (ja) 半導体集積回路
JPH03220913A (ja) 電子コンパレータデバイス
SU126188A1 (ru) Электронный измерительный усилитель
JPS6119141B2 (ja)
JPH0568154B2 (ja)
JP2550416B2 (ja) クランプ回路
JPS6118457Y2 (ja)