JPH0474898B2 - - Google Patents
Info
- Publication number
- JPH0474898B2 JPH0474898B2 JP57054465A JP5446582A JPH0474898B2 JP H0474898 B2 JPH0474898 B2 JP H0474898B2 JP 57054465 A JP57054465 A JP 57054465A JP 5446582 A JP5446582 A JP 5446582A JP H0474898 B2 JPH0474898 B2 JP H0474898B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- circuit
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/86—Pulse counters comprising counting chains; Frequency dividers comprising counting chains reversible
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、シリアルデータを転送する場合等
に用いて好適なアツプダウンカウンタ制御回路に
関する。
に用いて好適なアツプダウンカウンタ制御回路に
関する。
斯の種アツプダウンカウンタ制御回路として、
従来例えば第１図に示すようなものが提案されて
いる。すなわち、第１図において、１はアツプダ
ウン信号が供給される入力端子、２はアツプダウ
ン制御器、３はアツプダウンカウンタ、４はアツ
プダウンクロツク信号が供給される入力端子、５
はシフトレジスタ、６はラツチ用クロツク信号が
供給される入力端子、７はアンド回路、８はシリ
アルデータ信号が供給される入力端子、９はシフ
ト用クロツク信号が供給される入力端子である。
従来例えば第１図に示すようなものが提案されて
いる。すなわち、第１図において、１はアツプダ
ウン信号が供給される入力端子、２はアツプダウ
ン制御器、３はアツプダウンカウンタ、４はアツ
プダウンクロツク信号が供給される入力端子、５
はシフトレジスタ、６はラツチ用クロツク信号が
供給される入力端子、７はアンド回路、８はシリ
アルデータ信号が供給される入力端子、９はシフ
ト用クロツク信号が供給される入力端子である。
通常モードでは、入力端子８からのシリアルデ
ータは入力端子９からのクロツク信号によりシフ
トレジスタ５に取り込まれて入力端子６からのク
ロツク信号によりアツプダウンカウンタ３にラツ
チされるも、アツプダウンモードでは、入力端子
１に供給されるアツプダウン信号Saが第２図Ａ
に示すように、“０”より“１”に変化すると、
アツプダウン制御器２からの第２図Ｂに示すよう
な信号Sbによりアツプダウンカウンタ３の内容
がシフトレジスタ５へ移される。そしてアツプダ
ウン制御器２からの第２図Ｄに示すような信号
Sdによりアツプダウンカウンタ３がアツプモー
ドになると同時にアツプダウン制御器２からの第
２図Ｃに示すような信号Scによりアンド回路７
のゲートが開いて、このアンド回路７の出力によ
りシフトレジスタ５の内容が再びアツプダウンカ
ウンタ３に戻される。然る後入力端子４からの第
２図Ｅに示すようなアツプダウンクロツク信号
Seが受け付けられ、アツプダウンカウンタ３の
内容が変えられる。
ータは入力端子９からのクロツク信号によりシフ
トレジスタ５に取り込まれて入力端子６からのク
ロツク信号によりアツプダウンカウンタ３にラツ
チされるも、アツプダウンモードでは、入力端子
１に供給されるアツプダウン信号Saが第２図Ａ
に示すように、“０”より“１”に変化すると、
アツプダウン制御器２からの第２図Ｂに示すよう
な信号Sbによりアツプダウンカウンタ３の内容
がシフトレジスタ５へ移される。そしてアツプダ
ウン制御器２からの第２図Ｄに示すような信号
Sdによりアツプダウンカウンタ３がアツプモー
ドになると同時にアツプダウン制御器２からの第
２図Ｃに示すような信号Scによりアンド回路７
のゲートが開いて、このアンド回路７の出力によ
りシフトレジスタ５の内容が再びアツプダウンカ
ウンタ３に戻される。然る後入力端子４からの第
２図Ｅに示すようなアツプダウンクロツク信号
Seが受け付けられ、アツプダウンカウンタ３の
内容が変えられる。
ところで、第１図の如き構成を成す従来回路の
場合、シリアルデータ転送用に入力端子６，８及
び９の回線を用い、アツプダウンカウンタ３の制
御用に入力端子１及び４の回線を用いているの
で、回線が複雑になる欠点があつた。
場合、シリアルデータ転送用に入力端子６，８及
び９の回線を用い、アツプダウンカウンタ３の制
御用に入力端子１及び４の回線を用いているの
で、回線が複雑になる欠点があつた。
この発明は斯る点に鑑み、シリアルデータ転送
回線を利用してアツプダウンカウンタを制御する
ことにより回線の節約を計ることができるアツプ
ダウンカウンタ制御回路を提供するものである。
回線を利用してアツプダウンカウンタを制御する
ことにより回線の節約を計ることができるアツプ
ダウンカウンタ制御回路を提供するものである。
以下、この発明の一実施例を、例えばシンセサ
イザ受信機の選局部に使用される位相ロツクルー
プ（PLL）に適用した場合を例にとり、第３図
乃至第１３図に基づいて詳しく説明する。
イザ受信機の選局部に使用される位相ロツクルー
プ（PLL）に適用した場合を例にとり、第３図
乃至第１３図に基づいて詳しく説明する。
第３図は本実施例の全体の構成を示すもので、
同図において、１０は図示せずもPLL回路の電
圧制御発振器をプリスケーラで分周した分周出力
が供給される入力端子、１１は例えばFM／TV
入力の場合18ビツト、AM入力の場合16ビツトで
プログラマブル化されるプログラマブル分周器、
１２はマルチブレクサ、１３は18ビツト処理のア
ツプダウンカウンタ、１４は20ビツト処理のシフ
トレジスタ、１５は19ビツト処理のラツチ回路、
１６は14ビツトでプログラマブル化されている基
準分周器、１７は例えば標準を4.5MHzとし、
100kHz〜10MHzを保証可能な基準発振器、１８
は分周器１１及び１６の出力信号の位相を比較す
るための位相比較器、１９は種々のタイミング信
号を発生するためのタイミング制御器であつて、
このタイミング制御器１９はCLK端子（20ビツ
トシリアルデータ入力用クロツク入力端子兼デー
タのアツプ／ダウン用クロツク入力端子）、LAT
端子（シフトレジスタ入力データのラツチ信号入
力端子兼アツプ／ダウンモード選択端子）及び
DIN端子（データ入力端子兼アツプ／ダウン端
子）を有し、これ等の各端子には制御信号入力端
子２０，２１及び２２より夫々対応した制御信号
がマイクロコンピユータ（図示せず）より供給さ
れるようになされている。
同図において、１０は図示せずもPLL回路の電
圧制御発振器をプリスケーラで分周した分周出力
が供給される入力端子、１１は例えばFM／TV
入力の場合18ビツト、AM入力の場合16ビツトで
プログラマブル化されるプログラマブル分周器、
１２はマルチブレクサ、１３は18ビツト処理のア
ツプダウンカウンタ、１４は20ビツト処理のシフ
トレジスタ、１５は19ビツト処理のラツチ回路、
１６は14ビツトでプログラマブル化されている基
準分周器、１７は例えば標準を4.5MHzとし、
100kHz〜10MHzを保証可能な基準発振器、１８
は分周器１１及び１６の出力信号の位相を比較す
るための位相比較器、１９は種々のタイミング信
号を発生するためのタイミング制御器であつて、
このタイミング制御器１９はCLK端子（20ビツ
トシリアルデータ入力用クロツク入力端子兼デー
タのアツプ／ダウン用クロツク入力端子）、LAT
端子（シフトレジスタ入力データのラツチ信号入
力端子兼アツプ／ダウンモード選択端子）及び
DIN端子（データ入力端子兼アツプ／ダウン端
子）を有し、これ等の各端子には制御信号入力端
子２０，２１及び２２より夫々対応した制御信号
がマイクロコンピユータ（図示せず）より供給さ
れるようになされている。
２３はＮ値が例えば12の分周器であつて、その
出力端子２４にシステムクロツクを発生する。２
５及び２６はトライステートバツフアであつて、
制御信号入力端子２７に印加される制御信号が
“１”の時は通常の動作モードで位相比較器１８
の出力を独立した２つの等価な出力端子２８及び
２９へ送出するも、“０”の時は強制的に出力端
子２８及び２９をハイインピーダンスにするよう
に働き、これによつてアナログAFCとの組合わ
せ、間欠的チユーニング等色々な応用が可能とな
る。なお、上述の諸回路のビツト処理の値は扱う
データのビツト数に応じて任意に変更し得るもの
である。
出力端子２４にシステムクロツクを発生する。２
５及び２６はトライステートバツフアであつて、
制御信号入力端子２７に印加される制御信号が
“１”の時は通常の動作モードで位相比較器１８
の出力を独立した２つの等価な出力端子２８及び
２９へ送出するも、“０”の時は強制的に出力端
子２８及び２９をハイインピーダンスにするよう
に働き、これによつてアナログAFCとの組合わ
せ、間欠的チユーニング等色々な応用が可能とな
る。なお、上述の諸回路のビツト処理の値は扱う
データのビツト数に応じて任意に変更し得るもの
である。
本実施例では例えば第４図及び第５図に示すよ
うな20ビツトで構成されたバイナリイコードを使
用する。すなわち、第４図は基準分周器１６等の
制御入力データで、これは初期状態設定データと
云うべきもので、電源投入時やバンド切換え時等
には必ず入力される必要がある。
うな20ビツトで構成されたバイナリイコードを使
用する。すなわち、第４図は基準分周器１６等の
制御入力データで、これは初期状態設定データと
云うべきもので、電源投入時やバンド切換え時等
には必ず入力される必要がある。
第４図において、R0〜R13はR0をLSBとするバ
イナリ値で、この14ビツトによつて基準分周器１
６に与えられる分周数の値を表わす。PI1，PI2は
信号入力端子の指定用で、プログラマブル分周器
１１の入力側には、図示せずもAM用、FM用、
TV用と夫々独立に３つの入力端子が用意され、
これ等の端子をPI1，PI2の２ビツトの組合わせに
よつて指定するようになされており、例えば
（PI1，PI2）が（−，０）の時AM，（０，１）の
時FM，（１，１）の時TVの各信号入力端子が指
定される。Ａ，Ｂはプリスケーラコントロール並
びにアンロツク信号出力用で、T1が“０”の時
スイツチ３０が接点ａ側に接続されて、Ａ，Ｂの
値がそのまま夫々端子３１，３２に出力される。
これ等の信号は図示せずもPLL回路のプリスケ
ーラの分周比切換え、低域濾波器の定数切換え、
バンド切換信号等種々の目的に利用できるように
なされている。プリスケーラの分周比はＡ，Ｂの
２ビツトの組合わせによつて切換えられ、例えば
（Ａ，Ｂ）が（０，０）の時1/1，（１，０）の時
１／２，（０，１）の時1/4，（１，１）の時1/8に切
換えられる。またT1が“１”の時スイツチ３０
が接点ｂ側に切換えられ、端子３２には位相比較
器１８のロツク／アンロツク状態を出力し、例え
ば端子３２が“１”のときアンロツク、“０”の
ときはロツクの状態を夫々表わす。従つてミユー
テイング用の信号として利用できる。またこのと
き端子３１にはＢのデータが出力される。Ｃは入
力データのラツチ方向を決めるコードで、入力デ
ータは例えばＣが“０”のとき基準分周器１６に
取り込まれ、“１”のときプログラマブル分周器
１１に取込まれるようになされており、基準分周
器１６等の制御入力データを扱うこの場合は
“０”である。
イナリ値で、この14ビツトによつて基準分周器１
６に与えられる分周数の値を表わす。PI1，PI2は
信号入力端子の指定用で、プログラマブル分周器
１１の入力側には、図示せずもAM用、FM用、
TV用と夫々独立に３つの入力端子が用意され、
これ等の端子をPI1，PI2の２ビツトの組合わせに
よつて指定するようになされており、例えば
（PI1，PI2）が（−，０）の時AM，（０，１）の
時FM，（１，１）の時TVの各信号入力端子が指
定される。Ａ，Ｂはプリスケーラコントロール並
びにアンロツク信号出力用で、T1が“０”の時
スイツチ３０が接点ａ側に接続されて、Ａ，Ｂの
値がそのまま夫々端子３１，３２に出力される。
これ等の信号は図示せずもPLL回路のプリスケ
ーラの分周比切換え、低域濾波器の定数切換え、
バンド切換信号等種々の目的に利用できるように
なされている。プリスケーラの分周比はＡ，Ｂの
２ビツトの組合わせによつて切換えられ、例えば
（Ａ，Ｂ）が（０，０）の時1/1，（１，０）の時
１／２，（０，１）の時1/4，（１，１）の時1/8に切
換えられる。またT1が“１”の時スイツチ３０
が接点ｂ側に切換えられ、端子３２には位相比較
器１８のロツク／アンロツク状態を出力し、例え
ば端子３２が“１”のときアンロツク、“０”の
ときはロツクの状態を夫々表わす。従つてミユー
テイング用の信号として利用できる。またこのと
き端子３１にはＢのデータが出力される。Ｃは入
力データのラツチ方向を決めるコードで、入力デ
ータは例えばＣが“０”のとき基準分周器１６に
取り込まれ、“１”のときプログラマブル分周器
１１に取込まれるようになされており、基準分周
器１６等の制御入力データを扱うこの場合は
“０”である。
また、第５図はプログラマブル分周器１１の分
周比を決めるためのデータである。同図におい
て、N0〜N17はN0をLSBとするバイナリイ値で、
この18ビツトによつてプログラマブル分周器１１
に与えられる分周数の値を表わす。実際の分周数
は上述したPI1，PI2の組合わせにより信号入力と
してどの端子を選ぶかによつて異り、例えばAM
用、FM用及びTV用の各信号入力端子が選択さ
れたときの分周数の範囲は、夫々４〜65537，16
〜262151及び32〜524302となる。T2はテストモ
ードの選択に使用するもので、テストを行わない
通常の動作状態では常に“０”とされる。Ｃは上
述同様入力データのラツチ方向を決めるコード
で、この場合“１”とされる。
周比を決めるためのデータである。同図におい
て、N0〜N17はN0をLSBとするバイナリイ値で、
この18ビツトによつてプログラマブル分周器１１
に与えられる分周数の値を表わす。実際の分周数
は上述したPI1，PI2の組合わせにより信号入力と
してどの端子を選ぶかによつて異り、例えばAM
用、FM用及びTV用の各信号入力端子が選択さ
れたときの分周数の範囲は、夫々４〜65537，16
〜262151及び32〜524302となる。T2はテストモ
ードの選択に使用するもので、テストを行わない
通常の動作状態では常に“０”とされる。Ｃは上
述同様入力データのラツチ方向を決めるコード
で、この場合“１”とされる。
次に制御信号の入力方法であるが、本実施例で
は、データ取り込みモード（通常モード）とアツ
プ／ダウンモードの２つのモードがあり、両者は
信号入力方法が少し異なる。
は、データ取り込みモード（通常モード）とアツ
プ／ダウンモードの２つのモードがあり、両者は
信号入力方法が少し異なる。
すなわち、データ取り込みモードは、マイクロ
コンピユータの指令によりタイミング制御器１９
のLAT端子を第６図Ａに示すように“０”状態
にしておけば選択される。そしてマイクロコンピ
ユータよりタイミング制御器１９のDIN端子に
供給される第６図Ｂに示すようなデータが、同じ
くマイクロコンピユータよりタイミング制御器１
９のCLK端子に印加される第６図Ｃに示すよう
なクロツクの立上りで１ビツトづつ20ビツトのシ
フトレジスタ１４に取り込まれる。データをシフ
トレジスタ１４に送り込んだ後、制御器１９の
LAT端子を“１”状態にすればデータがラツチ
される。この時データの最終ビツトすなわち第４
図及び第５図におけるＣの状態により入力データ
はプログラマブル分周器１１又は基準分周器１６
のいずれかに取り込まれる。つまり、Ｃが“１”
であればプログラマブル分周器１１用の入力デー
タであるので、ラツチしてしるデータをプログラ
マブル分周器１１に取り込み、一方、Ｃが“０”
であれば基準分周器１６等の制御入力データであ
るので、ラツチしているデータを基準分周器１６
に取り込む。
コンピユータの指令によりタイミング制御器１９
のLAT端子を第６図Ａに示すように“０”状態
にしておけば選択される。そしてマイクロコンピ
ユータよりタイミング制御器１９のDIN端子に
供給される第６図Ｂに示すようなデータが、同じ
くマイクロコンピユータよりタイミング制御器１
９のCLK端子に印加される第６図Ｃに示すよう
なクロツクの立上りで１ビツトづつ20ビツトのシ
フトレジスタ１４に取り込まれる。データをシフ
トレジスタ１４に送り込んだ後、制御器１９の
LAT端子を“１”状態にすればデータがラツチ
される。この時データの最終ビツトすなわち第４
図及び第５図におけるＣの状態により入力データ
はプログラマブル分周器１１又は基準分周器１６
のいずれかに取り込まれる。つまり、Ｃが“１”
であればプログラマブル分周器１１用の入力デー
タであるので、ラツチしてしるデータをプログラ
マブル分周器１１に取り込み、一方、Ｃが“０”
であれば基準分周器１６等の制御入力データであ
るので、ラツチしているデータを基準分周器１６
に取り込む。
なお、実際の使用に当つては、マイクロコンピ
ユータの指令に基づき、制御器１９から最初に第
４図の如き基準分周器１６等の制御入力データで
ある20ビツトの信号を出力して取り込んだ後、第
５図の如きプログラマブル分周器１１設定用デー
タである20ビツトの信号を送ることにより全ての
内部状態が設定される。すなわち、初期設定で
は、２ステツプで合計40ビツトのデータを入力す
る必要があるが、同一バンド内で受信周波数を変
える場合は、20ビツトのデータの変更のみで済
む。
ユータの指令に基づき、制御器１９から最初に第
４図の如き基準分周器１６等の制御入力データで
ある20ビツトの信号を出力して取り込んだ後、第
５図の如きプログラマブル分周器１１設定用デー
タである20ビツトの信号を送ることにより全ての
内部状態が設定される。すなわち、初期設定で
は、２ステツプで合計40ビツトのデータを入力す
る必要があるが、同一バンド内で受信周波数を変
える場合は、20ビツトのデータの変更のみで済
む。
次に制御器１９のLAT端子を第７図Ａに示す
ように“１”にすることにより、モードはアツ
プ／ダウンモードとなる。このモードではデータ
取り込み用の端子３３を用いてプログラマブル分
周器１１の分周数を増、減させることができる。
すなわち制御器１９のLAT端子が“１”になる
とデータがシフトレジスタ１４から取り込まれる
と同時にアツプ／ダウンモードに変り、制御器１
９のDIN端子にマイクロコンピユータより供給
される第７図Ｂに示すようなデータの“１”，
“０”に応じて制御器１９のCLK端子のクロツク
（第７図Ｃ）の立上りでアツプダウンカウンタ１
３の内容が１づつ増加し又は減少する。
ように“１”にすることにより、モードはアツ
プ／ダウンモードとなる。このモードではデータ
取り込み用の端子３３を用いてプログラマブル分
周器１１の分周数を増、減させることができる。
すなわち制御器１９のLAT端子が“１”になる
とデータがシフトレジスタ１４から取り込まれる
と同時にアツプ／ダウンモードに変り、制御器１
９のDIN端子にマイクロコンピユータより供給
される第７図Ｂに示すようなデータの“１”，
“０”に応じて制御器１９のCLK端子のクロツク
（第７図Ｃ）の立上りでアツプダウンカウンタ１
３の内容が１づつ増加し又は減少する。
そして制御器１９のLAT端子が“０”になる
と通常モードにもどり、同時にアツプダウンカウ
ンタ１３の内容が逆にシフトレジスタ１４にロー
ドされる。このロードされたシフトレジスタ１４
の内容は、制御器１９のCLK端子にクロツクを
入力することによつて、端子３３から取り出すこ
とができ、これによつてプログラマブル分周器１
１の現在の分周数を知ることができる。なお、端
子３３からはシフトレジスタ１４の内容が連続し
て出力されるので、これをもう一度制御器１９に
戻すことにより、制御器１９からの送信データの
確認を行うこともできる。
と通常モードにもどり、同時にアツプダウンカウ
ンタ１３の内容が逆にシフトレジスタ１４にロー
ドされる。このロードされたシフトレジスタ１４
の内容は、制御器１９のCLK端子にクロツクを
入力することによつて、端子３３から取り出すこ
とができ、これによつてプログラマブル分周器１
１の現在の分周数を知ることができる。なお、端
子３３からはシフトレジスタ１４の内容が連続し
て出力されるので、これをもう一度制御器１９に
戻すことにより、制御器１９からの送信データの
確認を行うこともできる。
第８図はタイミング制御器１９の具体的な回路
構成の一例を示すものである。同図において、制
御信号入力端子２０はインバータ４０を介してノ
ア回路４１及び４２の一方の入力端に接続され、
制御信号入力端子２１はノア回路４１の他方の入
力端に接続されると共にインバータ４３を介して
ノア回路４２の他方の入力端に接続される。そし
て、ノア回路４１及び４２の出力端より夫々シフ
トレジスタ１４及びアツプダウンカウンタ１３
（共に第３図）に接続される出力端子４４及び４
５が導出される。また制御信号入力端子２１は遅
延回路例えばフリツプフロツプ回路４６の入力端
子Ｉに接続されると共にアンド回路４７の一方の
入力端に接続される。フリツプフロツプ回路４６
の出力端子Ｑはフリツプフロツプ回路４８のトリ
ガ端子Ｔに接続され、反転出力端子はアンド回
路４７の他方の入力端に接続される。
構成の一例を示すものである。同図において、制
御信号入力端子２０はインバータ４０を介してノ
ア回路４１及び４２の一方の入力端に接続され、
制御信号入力端子２１はノア回路４１の他方の入
力端に接続されると共にインバータ４３を介して
ノア回路４２の他方の入力端に接続される。そし
て、ノア回路４１及び４２の出力端より夫々シフ
トレジスタ１４及びアツプダウンカウンタ１３
（共に第３図）に接続される出力端子４４及び４
５が導出される。また制御信号入力端子２１は遅
延回路例えばフリツプフロツプ回路４６の入力端
子Ｉに接続されると共にアンド回路４７の一方の
入力端に接続される。フリツプフロツプ回路４６
の出力端子Ｑはフリツプフロツプ回路４８のトリ
ガ端子Ｔに接続され、反転出力端子はアンド回
路４７の他方の入力端に接続される。
制御信号入力端子２２はフリツプフロツプ回路
４８のセツト端子Ｓに接続されると共にインバー
タ４９を介してフリツプフロツプ回路４８のリセ
ツト端子Ｒに接続される。フリツプフロツプ回路
４８の反転出力端子は遅延回路例えばフリツプ
フロツプ回路５０の入力端子Ｉに接続され、フリ
ツプフロツプ回路５０の出力端子Ｑは遅延回路例
えばフリツプフロツプ回路５１の入力端子Ｉに接
続される。そして、フリツプフロツプ回路５０の
出力端子Ｑ及びフリツプフロツプ回路５１の反転
出力端子が夫々アンド回路５２の各入力端に接
続され、フリツプフロツプ回路５０の反転出力端
子及びフリツプフロツプ回路５１の出力端子Ｑ
が夫々アンド回路５３の各入力端に接続され、ア
ンド回路５２及び５３の出力端が夫々ノア回路５
４の各入力端に接続される。
４８のセツト端子Ｓに接続されると共にインバー
タ４９を介してフリツプフロツプ回路４８のリセ
ツト端子Ｒに接続される。フリツプフロツプ回路
４８の反転出力端子は遅延回路例えばフリツプ
フロツプ回路５０の入力端子Ｉに接続され、フリ
ツプフロツプ回路５０の出力端子Ｑは遅延回路例
えばフリツプフロツプ回路５１の入力端子Ｉに接
続される。そして、フリツプフロツプ回路５０の
出力端子Ｑ及びフリツプフロツプ回路５１の反転
出力端子が夫々アンド回路５２の各入力端に接
続され、フリツプフロツプ回路５０の反転出力端
子及びフリツプフロツプ回路５１の出力端子Ｑ
が夫々アンド回路５３の各入力端に接続され、ア
ンド回路５２及び５３の出力端が夫々ノア回路５
４の各入力端に接続される。
また、フリツプフロツプ回路５１の出力端子Ｑ
は遅延回路例えばフリツプフロツプ回路５５の入
力端子Ｉに接続され、フリツプフロツプ回路５５
の出力端子Ｑは遅延回路例えばフリツプフロツプ
回路５６の入力端子Ｉに接続される。そしてフリ
ツプフロツプ回路５５の出力端子Ｑ及びフリツプ
フロツプ回路５６の反転出力端子がアンド回路
５７の各入力端に接続され、フリツプフロツプ回
路５５の反転出力端子及びフリツプフロツプ回
路５６の出力端子Ｑがアンド回路５８の各入力端
に接続され、アンド回路５７及び５８の各出力端
とアンド回路４７の出力端が夫々ノア回路５９の
各入力端に接続される。そして、ノア回路５４の
出力端よりシフトレジスタ１４（第３図）に接続
される出力端子６０が導出されると共にノア回路
５９の出力端よりアツプダウンカウンタ１３及び
ラツチ回路１５（共に第３図）に接続される出力
端子６１が導出され、またフリツプフロツプ回路
５５の反転出力端子よりアツプダウンカウンタ
１３に接続される出力端子６２が導出される。な
お、遅延回路として使用される各フリツプフロツ
プ回路４６，５０，５１，５５及び５６は、例え
ば第９図に示すように、遅延部を構成するFET
６３，６４と、ヒスラリシス部を構成するFET
６５乃至６８と、バツフア部を構成するFET６
９，７０とから成つている。
は遅延回路例えばフリツプフロツプ回路５５の入
力端子Ｉに接続され、フリツプフロツプ回路５５
の出力端子Ｑは遅延回路例えばフリツプフロツプ
回路５６の入力端子Ｉに接続される。そしてフリ
ツプフロツプ回路５５の出力端子Ｑ及びフリツプ
フロツプ回路５６の反転出力端子がアンド回路
５７の各入力端に接続され、フリツプフロツプ回
路５５の反転出力端子及びフリツプフロツプ回
路５６の出力端子Ｑがアンド回路５８の各入力端
に接続され、アンド回路５７及び５８の各出力端
とアンド回路４７の出力端が夫々ノア回路５９の
各入力端に接続される。そして、ノア回路５４の
出力端よりシフトレジスタ１４（第３図）に接続
される出力端子６０が導出されると共にノア回路
５９の出力端よりアツプダウンカウンタ１３及び
ラツチ回路１５（共に第３図）に接続される出力
端子６１が導出され、またフリツプフロツプ回路
５５の反転出力端子よりアツプダウンカウンタ
１３に接続される出力端子６２が導出される。な
お、遅延回路として使用される各フリツプフロツ
プ回路４６，５０，５１，５５及び５６は、例え
ば第９図に示すように、遅延部を構成するFET
６３，６４と、ヒスラリシス部を構成するFET
６５乃至６８と、バツフア部を構成するFET６
９，７０とから成つている。
次に第８図の回路動作を第１０図を参照し乍ら
説明する。
説明する。
いま、制御信号入力端子２１に供給されている
第１０図Ａに示すような信号LATが“０”より
“１”になると回路動作は通常モード（データ取
り込みモード）よりアツプ／ダウンモードに変わ
る。そして信号LATが“０”より“１”になる
ことによりアンド回路４７及びノア回路５９のゲ
ートが開き、出力端子６１に第１０図Ｊに示すよ
うなロード信号が出力され、これによつて
シフトレジスタ１４（第３図）の内容がアツプダ
ウンカウンタ１３（第３図）に取り込まれる。ま
た通常モードでは制御信号入力端子２０よりの第
１０図Ｃに示すクロツク信号CLKからノア回路
４１を介して出力端子４４に得ていたシフトレジ
スタ１４用のシフトクロツク信号SFCLKが、信
号LATの“０”より“１”への変化でノア回路
４１のゲートが閉じることにより、第１０図Ｍに
示すように遮断される。一方通常モードでは出力
されてなかつたアツプダウンカウンタ１３への第
１０図Ｎに示すようなアツプダウンクロツク信号
UDCLKが、信号LATの“０”より“１”への
変化でノア回路４２のゲートが開くことにより、
出力端子４５に出力される。
第１０図Ａに示すような信号LATが“０”より
“１”になると回路動作は通常モード（データ取
り込みモード）よりアツプ／ダウンモードに変わ
る。そして信号LATが“０”より“１”になる
ことによりアンド回路４７及びノア回路５９のゲ
ートが開き、出力端子６１に第１０図Ｊに示すよ
うなロード信号が出力され、これによつて
シフトレジスタ１４（第３図）の内容がアツプダ
ウンカウンタ１３（第３図）に取り込まれる。ま
た通常モードでは制御信号入力端子２０よりの第
１０図Ｃに示すクロツク信号CLKからノア回路
４１を介して出力端子４４に得ていたシフトレジ
スタ１４用のシフトクロツク信号SFCLKが、信
号LATの“０”より“１”への変化でノア回路
４１のゲートが閉じることにより、第１０図Ｍに
示すように遮断される。一方通常モードでは出力
されてなかつたアツプダウンカウンタ１３への第
１０図Ｎに示すようなアツプダウンクロツク信号
UDCLKが、信号LATの“０”より“１”への
変化でノア回路４２のゲートが開くことにより、
出力端子４５に出力される。
また、信号LATの“０”より“１”への変化
に同期してフリツプフロツプ回路４６の出力端子
Ｑには所定の遅延時間後第１０図Ｄに示すような
出力信号S1が出力され、フリツプフロツプ回路４
８のトリガ端子Ｔに供給される。このフリツプフ
ロツプ回路４８はトリガ端子Ｔのレベルが例えば
“１”のときは入力信号をそのまゝ出力するも、
“０”のときは前の状態を保持するように働く。
従つて、いま信号DINがフリツプフロツプ回路
４８の反転出力端子に反転して導出される。この
信号S2は順次後段のフリツプフロツプ回路５０，
５１，５５及び５６に所定の遅延時間をもつて伝
達され、もつてフリツプフロツプ回路５０，５
１，５５及び５６の各出力端子Ｑには夫々第１０
図Ｆ乃至Ｉに示すような出力信号S3，S4，S5及び
S6が得られる。なお、信号S3及びS4のレベルが互
いに異なる期間だけアンド回路５２，５３を介し
てノア回路５４のゲートが開き、出力端子６０に
第１０図Ｋに示すようなロード信号が出力
され、これによつてアツプダウンカウンタ１３の
内容が一たんシフトレジスタ１４の方へ移され
る。そして信号S5が“０”より“１”に変化した
時点でその反転出力が出力端子６２に第１０図Ｌ
に示すようなアツプダウン信号Ｕ／が出力され
ると共に出力端子６１に第１０図Ｊに示すように
次のロード信号が出力され、これによつて
シフトレジスタ１４に待機していた内容がアツプ
ダウンカウンタ１３へもどされる。このようにア
ツプダウンカウンタ１３の内容をアツプダウン信
号Ｕ／発生前に、一たんシフトレジスタ１４に
待機させ、信号Ｕ／の発生と同時にアツプダウ
ンカウンタ１３の方へ戻してやるのは、アツプダ
ウンカウンタの作り方に基づくもので、アツプダ
ウンカウンタを規則的に作ろうとする場合アツプ
ダウン切換前にアツプダウンカウンタにデータが
ラツチされているとアツプダウン切換えの際にア
ツプダウンカウンタが破壊されてしまうからであ
る。
に同期してフリツプフロツプ回路４６の出力端子
Ｑには所定の遅延時間後第１０図Ｄに示すような
出力信号S1が出力され、フリツプフロツプ回路４
８のトリガ端子Ｔに供給される。このフリツプフ
ロツプ回路４８はトリガ端子Ｔのレベルが例えば
“１”のときは入力信号をそのまゝ出力するも、
“０”のときは前の状態を保持するように働く。
従つて、いま信号DINがフリツプフロツプ回路
４８の反転出力端子に反転して導出される。この
信号S2は順次後段のフリツプフロツプ回路５０，
５１，５５及び５６に所定の遅延時間をもつて伝
達され、もつてフリツプフロツプ回路５０，５
１，５５及び５６の各出力端子Ｑには夫々第１０
図Ｆ乃至Ｉに示すような出力信号S3，S4，S5及び
S6が得られる。なお、信号S3及びS4のレベルが互
いに異なる期間だけアンド回路５２，５３を介し
てノア回路５４のゲートが開き、出力端子６０に
第１０図Ｋに示すようなロード信号が出力
され、これによつてアツプダウンカウンタ１３の
内容が一たんシフトレジスタ１４の方へ移され
る。そして信号S5が“０”より“１”に変化した
時点でその反転出力が出力端子６２に第１０図Ｌ
に示すようなアツプダウン信号Ｕ／が出力され
ると共に出力端子６１に第１０図Ｊに示すように
次のロード信号が出力され、これによつて
シフトレジスタ１４に待機していた内容がアツプ
ダウンカウンタ１３へもどされる。このようにア
ツプダウンカウンタ１３の内容をアツプダウン信
号Ｕ／発生前に、一たんシフトレジスタ１４に
待機させ、信号Ｕ／の発生と同時にアツプダウ
ンカウンタ１３の方へ戻してやるのは、アツプダ
ウンカウンタの作り方に基づくもので、アツプダ
ウンカウンタを規則的に作ろうとする場合アツプ
ダウン切換前にアツプダウンカウンタにデータが
ラツチされているとアツプダウン切換えの際にア
ツプダウンカウンタが破壊されてしまうからであ
る。
そして、アツプダウンカウンタ１３の内容は、
アツプ／ダウンモードではアツプモードとダウン
モードを指示する入力端子２２の信号DINのレ
ベルに応じて、出力端子４５からのアツプダウン
クロツク信号UDCLK（第１０図Ｎ）の立上りで、
１づつ増又は減される。例えば、アツプダウンカ
ウンタ１３の内容は、信号DINのレベルが“１”
のときはクロツク信号UDCLKが入力される毎に
その立上りで１づつ増加し、“０”のときはクロ
ツク信号UDCLKが入力される毎にその立上りで
１づつ減少する。
アツプ／ダウンモードではアツプモードとダウン
モードを指示する入力端子２２の信号DINのレ
ベルに応じて、出力端子４５からのアツプダウン
クロツク信号UDCLK（第１０図Ｎ）の立上りで、
１づつ増又は減される。例えば、アツプダウンカ
ウンタ１３の内容は、信号DINのレベルが“１”
のときはクロツク信号UDCLKが入力される毎に
その立上りで１づつ増加し、“０”のときはクロ
ツク信号UDCLKが入力される毎にその立上りで
１づつ減少する。
次に、信号LATが第１０図Ａに示すように
“１”より“０”に変わると、回路動作はアツ
プ／ダウンモードより通常モードすなわちデータ
取り込みモードに変わる。そして信号LATの
“１”より“０”への変化に同期して信号S1乃至
S6も所定の遅延時間をもつて“１”より“０”へ
変化し、信号S3とS4のレベルが互いに異なる期間
で出力端子６０にロード信号が発生して、
これによりアツプダウンカウンタ１３の内容がシ
フトレジスタ１４にロードされる。そしてこのロ
ードされたシフトレジスタ１３の内容は、信号
LATの“１”より“０”への変化に同期して
“０”より“１”に変化したシフトクロツク信号
SFCLK（第１０図Ｍ）をシフトレジスタ１４に入
力することによつて出力端子３３（第３図）に取
り出すことができ、これによつて実質的に現在の
プログラマブル分周器１１（第３図）の分周数を
知ることができる。
“１”より“０”に変わると、回路動作はアツ
プ／ダウンモードより通常モードすなわちデータ
取り込みモードに変わる。そして信号LATの
“１”より“０”への変化に同期して信号S1乃至
S6も所定の遅延時間をもつて“１”より“０”へ
変化し、信号S3とS4のレベルが互いに異なる期間
で出力端子６０にロード信号が発生して、
これによりアツプダウンカウンタ１３の内容がシ
フトレジスタ１４にロードされる。そしてこのロ
ードされたシフトレジスタ１３の内容は、信号
LATの“１”より“０”への変化に同期して
“０”より“１”に変化したシフトクロツク信号
SFCLK（第１０図Ｍ）をシフトレジスタ１４に入
力することによつて出力端子３３（第３図）に取
り出すことができ、これによつて実質的に現在の
プログラマブル分周器１１（第３図）の分周数を
知ることができる。
更に信号S5の“１”より“０”への変化に同期
して出力端子６２のアツプダウン信号Ｕ／が第
１０図Ｌに示すように“１”より“０”に変化し
て実質的に信号DINとの関係がなくなり、それ
以降は信号Ｕ／はそのレベルが変化した時点の
信号DINのレベルを保持するようになる。この
ことは信号S2乃至S6に付いても同様で、これ等の
信号は“１”より“０”に変化した後はその変化
時点の信号DINのレベルを保持するようになる。
して出力端子６２のアツプダウン信号Ｕ／が第
１０図Ｌに示すように“１”より“０”に変化し
て実質的に信号DINとの関係がなくなり、それ
以降は信号Ｕ／はそのレベルが変化した時点の
信号DINのレベルを保持するようになる。この
ことは信号S2乃至S6に付いても同様で、これ等の
信号は“１”より“０”に変化した後はその変化
時点の信号DINのレベルを保持するようになる。
また信号S5の“１”より“０”への変化に同期
してつまり、信号Ｕ／の発生が停止されると同
時に出力端子６１には第１０図Ｊに示すようにロ
ード信号が発生し、これによつてシフトレ
ジスタ１４の内容がアツプダウンカウンタ１３へ
戻される。
してつまり、信号Ｕ／の発生が停止されると同
時に出力端子６１には第１０図Ｊに示すようにロ
ード信号が発生し、これによつてシフトレ
ジスタ１４の内容がアツプダウンカウンタ１３へ
戻される。
第１１図はアツプダウンカウンタ１３、シフト
レジスタ１４及びラツチ回路１５の具体的な回路
構成の一例を示すものである。同図において、ア
ツプダウンクロツク信号UDCLKを出力する出力
端子４５は、アツプダウンカウンタ１３のフリツ
プフロツプ回路１３ａのクロツク端子φに接続さ
れ、フリツプフロツプ回路１３ａの出力端子Ｑ及
び反転出力端子はスイツチ回路１３ｂを介して
フリツプフロツプ回路１３ｃのクロツク端子φに
接続され、フリツプフロツプ回路１３ｃの出力端
子Ｑ及び反転出力端子はスイツチ回路１３ｄを
介してフリツプフロツプ回路１３ｅのクロツク端
子φに接続され、フリツプフロツプ回路１３ｅの
出力端子Ｑ及び反転出力端子はスイツチ回路１
３ｆを介して図示せずも次段のフリツプフロツプ
回路のクロツク端子に接続され、これ等フリツプ
フロツプ回路及びスイツチ回路が、アツプダウン
カウンタ１３が何ビツト処理かにより、そのビツ
ト数に応じた数だけ設けられる。なおスイツチ回
路１３ｂ，１３ｄ，１３ｆ……は出力端子６２か
らのアツプダウン信号Ｕ／により切換えられる
ようになされており、例えばダウンモードの時は
スイツチ回路１３ｂ，１３ｄ，１３ｆ……は接点
ａ側に接続され、アツプモードの時は接点ｂ側に
切換えられる。
レジスタ１４及びラツチ回路１５の具体的な回路
構成の一例を示すものである。同図において、ア
ツプダウンクロツク信号UDCLKを出力する出力
端子４５は、アツプダウンカウンタ１３のフリツ
プフロツプ回路１３ａのクロツク端子φに接続さ
れ、フリツプフロツプ回路１３ａの出力端子Ｑ及
び反転出力端子はスイツチ回路１３ｂを介して
フリツプフロツプ回路１３ｃのクロツク端子φに
接続され、フリツプフロツプ回路１３ｃの出力端
子Ｑ及び反転出力端子はスイツチ回路１３ｄを
介してフリツプフロツプ回路１３ｅのクロツク端
子φに接続され、フリツプフロツプ回路１３ｅの
出力端子Ｑ及び反転出力端子はスイツチ回路１
３ｆを介して図示せずも次段のフリツプフロツプ
回路のクロツク端子に接続され、これ等フリツプ
フロツプ回路及びスイツチ回路が、アツプダウン
カウンタ１３が何ビツト処理かにより、そのビツ
ト数に応じた数だけ設けられる。なおスイツチ回
路１３ｂ，１３ｄ，１３ｆ……は出力端子６２か
らのアツプダウン信号Ｕ／により切換えられる
ようになされており、例えばダウンモードの時は
スイツチ回路１３ｂ，１３ｄ，１３ｆ……は接点
ａ側に接続され、アツプモードの時は接点ｂ側に
切換えられる。
またロード信号を出力する出力端子６１
がインバータ１３ｇを介してアツプダウンカウン
タ１３の各フリツプフロツプ回路１３ａ，１３
ｃ，１３ｅ……のロード端子Ｌに接続され、各フ
リツプフロツプ回路１３ａ，１３ｃ，１３ｅ……
はロード端子Ｌのレベルが所定レベル例えば
“１”のとき、入力信号を受け入れるロード状態
とされる。
がインバータ１３ｇを介してアツプダウンカウン
タ１３の各フリツプフロツプ回路１３ａ，１３
ｃ，１３ｅ……のロード端子Ｌに接続され、各フ
リツプフロツプ回路１３ａ，１３ｃ，１３ｅ……
はロード端子Ｌのレベルが所定レベル例えば
“１”のとき、入力信号を受け入れるロード状態
とされる。
シフトクロツク信号SFCLKを出力する出力端
子４４は、シフトレジスタ１４の縦続接続された
フリツプフロツプ回路１４ａ，１４ｂ，１４ｃ…
…１４ｎのクロツク端子φに接続される。尚、こ
れ等フリツプフロツプ回路もシフトレジスタ１４
が何ビツト処理かにより、そのビツト数に応じた
数だけ配設されるものである。また、ロード信号
LTDを出力する出力端子６０はインバータ１４
ｅを介して各フリツプフロツプ回路１４ａ，１４
ｂ，１４ｃ……１４ｎのロード端子Ｌに接続さ
れ、各フリツプフロツプ回路１４ａ，１４ｂ，１
４ｃ……１４ｎは入力されるデータがシリアルデ
ータすなわち入力端子２２からのデータに対して
はロード端子Ｌが“０”でロード状態、パラレル
データすなわちアツプダウンカウンタ１３からの
データに対してはロード端子Ｌが“１”でロード
状態となるようにされている。更に信号DINが
印加される入力端子２２は、フリツプフロツプ回
路１４ｎのデータ入力端子Ｄに接続されると共に
インバータ１４ｆを介してデータ反転入力端子
に接続される。
子４４は、シフトレジスタ１４の縦続接続された
フリツプフロツプ回路１４ａ，１４ｂ，１４ｃ…
…１４ｎのクロツク端子φに接続される。尚、こ
れ等フリツプフロツプ回路もシフトレジスタ１４
が何ビツト処理かにより、そのビツト数に応じた
数だけ配設されるものである。また、ロード信号
LTDを出力する出力端子６０はインバータ１４
ｅを介して各フリツプフロツプ回路１４ａ，１４
ｂ，１４ｃ……１４ｎのロード端子Ｌに接続さ
れ、各フリツプフロツプ回路１４ａ，１４ｂ，１
４ｃ……１４ｎは入力されるデータがシリアルデ
ータすなわち入力端子２２からのデータに対して
はロード端子Ｌが“０”でロード状態、パラレル
データすなわちアツプダウンカウンタ１３からの
データに対してはロード端子Ｌが“１”でロード
状態となるようにされている。更に信号DINが
印加される入力端子２２は、フリツプフロツプ回
路１４ｎのデータ入力端子Ｄに接続されると共に
インバータ１４ｆを介してデータ反転入力端子
に接続される。
シフトレジスタ１４に入力されるデータの最終
ビツト用のフリツプフロツプ回路、こゝではフリ
ツプフロツプ回路１４ｎの出力側には、第４図及
び第５図の入力データのラツチ方向を決めるコー
ドＣのレベルを判別してシフトレジスタ１４の内
容をアツプダウンカウンタ１３側又はラツチ回路
１５側に振り分けるワイアードオアー構成の電界
効果トランジスタ１４ｇ及び１４ｈが設けられて
いる。すなわちトランジスタ１４ｇのゲート端子
はフリツプフロツプ回路１４ｎの反転出力端子
に接続され、ドレイン端子はアツプダウンカウン
タ１３のフリツプフロツプ回路１３ａ，１３ｃ，
１３ｅ……の各ロード端子Ｌに接続され、ソース
端子は接地される。また、トランジスタ１４ｈの
ゲート端子はフリツプフロツプ回路１４ｎの出力
端子Ｑに接続され、ドレイン端子はラツチ回路１
５のフリツプフロツプ回路１５ａ，１５ｂ，１５
ｃ……の各ロード端子Ｌに接続され、ソース端子
は接地される。尚、ラツチ回路１５を構成するフ
リツプフロツプ回路も、このラツチ回路１５が何
ビツト処理かにより、そのビツト数に応じた数だ
け配設されるものである。また、フリツプフロツ
プ回路１５ａ，１５ｂ，１５ｃ……のロード端子
Ｌにはロード信号を出力する出力端子６１
がインバータ１５ｄを介して接続されており、フ
リツプフロツプ回路１５ａ，１５ｂ，１５ｃ……
の各出力端子Ｑは基準分周器１６に接続されてい
る。
ビツト用のフリツプフロツプ回路、こゝではフリ
ツプフロツプ回路１４ｎの出力側には、第４図及
び第５図の入力データのラツチ方向を決めるコー
ドＣのレベルを判別してシフトレジスタ１４の内
容をアツプダウンカウンタ１３側又はラツチ回路
１５側に振り分けるワイアードオアー構成の電界
効果トランジスタ１４ｇ及び１４ｈが設けられて
いる。すなわちトランジスタ１４ｇのゲート端子
はフリツプフロツプ回路１４ｎの反転出力端子
に接続され、ドレイン端子はアツプダウンカウン
タ１３のフリツプフロツプ回路１３ａ，１３ｃ，
１３ｅ……の各ロード端子Ｌに接続され、ソース
端子は接地される。また、トランジスタ１４ｈの
ゲート端子はフリツプフロツプ回路１４ｎの出力
端子Ｑに接続され、ドレイン端子はラツチ回路１
５のフリツプフロツプ回路１５ａ，１５ｂ，１５
ｃ……の各ロード端子Ｌに接続され、ソース端子
は接地される。尚、ラツチ回路１５を構成するフ
リツプフロツプ回路も、このラツチ回路１５が何
ビツト処理かにより、そのビツト数に応じた数だ
け配設されるものである。また、フリツプフロツ
プ回路１５ａ，１５ｂ，１５ｃ……のロード端子
Ｌにはロード信号を出力する出力端子６１
がインバータ１５ｄを介して接続されており、フ
リツプフロツプ回路１５ａ，１５ｂ，１５ｃ……
の各出力端子Ｑは基準分周器１６に接続されてい
る。
シフトレジスタ１４の最終ビツト用のフリツプ
フロツプ回路１４ｎを除く残りのフリツプフロツ
プ回路、この第１１図ではフリツプフロツプ回路
１４ａ，１４ｂ，１４ｃ……の各出力端子Ｑがア
ツプダウンカウンタ１３の夫々対応するフリツプ
フロツプ回路１３ａ，１３ｃ，１３ｅ……の各入
力端子Ｉに接続されると共にラツチ回路１５の
夫々対応するフリツプフロツプ回路１５ａ，１５
ｂ，１５ｃ……の各入力端子Ｉに接続される。ま
たアツプダウンカウンタ１３のフリツプフロツプ
回路１３ａ，１３ｃ，１３ｅ……の各出力端子Ｑ
はマルチプレクサ１２を介してプログラマブル分
周器１１（第３図）に接続されると共にシフトレ
ジスタ１４の夫々対応するフリツプフロツプ回路
１４ａ，１４ｂ，１４ｃ……の各入力端子Ｉに接
続される。
フロツプ回路１４ｎを除く残りのフリツプフロツ
プ回路、この第１１図ではフリツプフロツプ回路
１４ａ，１４ｂ，１４ｃ……の各出力端子Ｑがア
ツプダウンカウンタ１３の夫々対応するフリツプ
フロツプ回路１３ａ，１３ｃ，１３ｅ……の各入
力端子Ｉに接続されると共にラツチ回路１５の
夫々対応するフリツプフロツプ回路１５ａ，１５
ｂ，１５ｃ……の各入力端子Ｉに接続される。ま
たアツプダウンカウンタ１３のフリツプフロツプ
回路１３ａ，１３ｃ，１３ｅ……の各出力端子Ｑ
はマルチプレクサ１２を介してプログラマブル分
周器１１（第３図）に接続されると共にシフトレ
ジスタ１４の夫々対応するフリツプフロツプ回路
１４ａ，１４ｂ，１４ｃ……の各入力端子Ｉに接
続される。
いま、信号LATが“０”状態である通常モー
ド（データ取り込みモード）では、入力端子２２
からのデータ信号DINが出力端子４４からのシ
フトクロツク信号SFCLKの立上りで１ビツトづ
つシフトレジスタ１４の各フリツプフロツプ回路
１４ａ，１４ｂ，１４ｃ……１４ｎに送り込まれ
る。そして信号LATが“１”になつた時点で出
力端子６１からロード信号が発生されてア
ツプダウンカウンタ１３及びラツチ回路１５の各
フリツプフロツプ回路がいずれもロード状態とな
るも、入力データの最終ビツトの状態によりアツ
プダウンカウンタ１３及びラツチ回路１５の各フ
リツプフロツプ回路のうちの一側のロード状態が
抑制されて、他側のみが実質的にロード状態とさ
れる。すなわち入力端子２２に供給されたデータ
の最終ビツト（第４図及び第５図におけるＣコー
ド）が“１”のときトランジスタ１４ｈがオンし
てラツチ回路１５の各フリツプフロツプ回路１５
ａ，１５ｂ，１５ｃ……のロード端子のレベルが
“０”となつてそのロード状態が抑制され、一方
トランジスタ１４ｇはオフ状態にあるのでアツプ
ダウンカウンタ１３の各フリツプフロツプ回路１
３ａ，１３ｃ，１３ｅ……のみがロード状態とさ
れる。従つて、シフトレジスタ１４の内容はアツ
プダウンカウンタ１３にラツチされ、プログラマ
ブル分周器１１のデータとして使用される。また
入力端子２２に供給された入力データの最終ビツ
トが“０”のときトランジスタ１４ｇがオンし、
トランジスタ１４ｈがオフとなるので、アツプダ
ウンカウンタ１３の各フリツプフロツプ回路１３
ａ，１３ｃ，１３ｅ……のロード状態が抑制さ
れ、シフトレジスタ１４の内容はラツチ回路１５
にラツチされ、基準分周器１６のデータとして使
用される。
ド（データ取り込みモード）では、入力端子２２
からのデータ信号DINが出力端子４４からのシ
フトクロツク信号SFCLKの立上りで１ビツトづ
つシフトレジスタ１４の各フリツプフロツプ回路
１４ａ，１４ｂ，１４ｃ……１４ｎに送り込まれ
る。そして信号LATが“１”になつた時点で出
力端子６１からロード信号が発生されてア
ツプダウンカウンタ１３及びラツチ回路１５の各
フリツプフロツプ回路がいずれもロード状態とな
るも、入力データの最終ビツトの状態によりアツ
プダウンカウンタ１３及びラツチ回路１５の各フ
リツプフロツプ回路のうちの一側のロード状態が
抑制されて、他側のみが実質的にロード状態とさ
れる。すなわち入力端子２２に供給されたデータ
の最終ビツト（第４図及び第５図におけるＣコー
ド）が“１”のときトランジスタ１４ｈがオンし
てラツチ回路１５の各フリツプフロツプ回路１５
ａ，１５ｂ，１５ｃ……のロード端子のレベルが
“０”となつてそのロード状態が抑制され、一方
トランジスタ１４ｇはオフ状態にあるのでアツプ
ダウンカウンタ１３の各フリツプフロツプ回路１
３ａ，１３ｃ，１３ｅ……のみがロード状態とさ
れる。従つて、シフトレジスタ１４の内容はアツ
プダウンカウンタ１３にラツチされ、プログラマ
ブル分周器１１のデータとして使用される。また
入力端子２２に供給された入力データの最終ビツ
トが“０”のときトランジスタ１４ｇがオンし、
トランジスタ１４ｈがオフとなるので、アツプダ
ウンカウンタ１３の各フリツプフロツプ回路１３
ａ，１３ｃ，１３ｅ……のロード状態が抑制さ
れ、シフトレジスタ１４の内容はラツチ回路１５
にラツチされ、基準分周器１６のデータとして使
用される。
次に信号LATが“１”の状態になることによ
りアツプ／ダウンモードに変り、出力端子６０か
らのロード信号によりシフトレジスタ１４
の各フリツプフロツプ回路１４ａ，１４ｂ，１４
ｃ……１４ｎがロード状態となり、アツプダウン
カウンタ１３の内容が一たんシフトレジスタ１４
へ移される。そして出力端子６２からのアツプダ
ウン信号Ｕ／の発生と同時に出力端子６１より
ロード信号が発生して、再度アツプダウン
カウンタ１３がロード状態となり、シフトレジス
タ１４の内容がアツプダウンカウンタ１３へ戻さ
れる。然る後、出力端子４５よりのアツプダウン
クロツク信号UDCLKが受け付けられ、信号Ｕ／
Ｄが“０”のときは各スイツチ回路１３ｂ，１３
ｄ，１３ｆ……が接点ａ側に接続され、ダウンモ
ードとなり、アツプダウンカウンタ１３の内容は
アツプダウンクロツク信号UDCLKの立上りで１
づつ減少する。また信号Ｕ／が“１”のときは
各スイツチ回路１３ｂ，１３ｄ，１３ｆ……は接
点ｂ側に切換えられてアツプモードとなり、アツ
プダウンカウンタ１３の内容はアツプダウンクロ
ツク信号UDCLKの立上りで１づつ増加する。
りアツプ／ダウンモードに変り、出力端子６０か
らのロード信号によりシフトレジスタ１４
の各フリツプフロツプ回路１４ａ，１４ｂ，１４
ｃ……１４ｎがロード状態となり、アツプダウン
カウンタ１３の内容が一たんシフトレジスタ１４
へ移される。そして出力端子６２からのアツプダ
ウン信号Ｕ／の発生と同時に出力端子６１より
ロード信号が発生して、再度アツプダウン
カウンタ１３がロード状態となり、シフトレジス
タ１４の内容がアツプダウンカウンタ１３へ戻さ
れる。然る後、出力端子４５よりのアツプダウン
クロツク信号UDCLKが受け付けられ、信号Ｕ／
Ｄが“０”のときは各スイツチ回路１３ｂ，１３
ｄ，１３ｆ……が接点ａ側に接続され、ダウンモ
ードとなり、アツプダウンカウンタ１３の内容は
アツプダウンクロツク信号UDCLKの立上りで１
づつ減少する。また信号Ｕ／が“１”のときは
各スイツチ回路１３ｂ，１３ｄ，１３ｆ……は接
点ｂ側に切換えられてアツプモードとなり、アツ
プダウンカウンタ１３の内容はアツプダウンクロ
ツク信号UDCLKの立上りで１づつ増加する。
第１２図は第４図に示すプリスケーラコントロ
ール並びにアンロツク信号出力用のビツトコード
Ａ，Ｂ，T1と第５図に示すテスト用のビツトコ
ードT2との組合わせにより出力端子３２（第３
図）に得られる出力信号AOと出力端子３１（第
３図）に得られる出力信号BOの関係モードの一
例を詳細に示すものである。例えば（T1，T2）
が（０，０）のときは出力端子３２及び３１には
夫々Ａ，Ｂの値がそのまゝ出力される通常モード
となり、（１，０）のときは出力端子３２には位
相比較器１８（第３図）のアンロツク状態が出力
され、出力端子３１にはＢの値が出力されるアン
ロツクモードとなる。また、（T1，T2）（Ａ，Ｂ）
が（１，１）（０，０）のときは、出力端子３２
には基準分周器１６（第３図）の出力信号RD、
出力端子３１にはプログラマブル分周器１１（第
３図）の出力信号PDが夫々出力されて位相比較
器１８の動作チエツクが可能となる位相比較器１
８（第３図）のテストモードとなり、（１，１）
（１，０）のときは、出力端子３２には基準分周
器１６の出力信号RD、出力端子３１には基準分
周器１６の出力信号のうちの少くとも最上位ビツ
トRMBが夫々出力されて基準分周器１６の動作
チエツクが可能となる基準分周器１６のテストモ
ードとなり、（１，１）（０，１）のときは、出力
端子３２にはプログラマブル分周器１１の出力信
号PD、出力端子３１にはプログラマブル分周器
１１の出力信号のうちの少くとも最上位ビツト
PMBが夫々出力されてプログラマブル分周器１
１の動作チエツクが可能となるプログラマブル分
周器１１のテストモードとなり、（１，１）（１，
１）のときは、出力端子３２にはデータのロード
信号LDT、出力端子３１にはプリスケーラ（図
示せず）の出力信号PSDが出力されるプリスケ
ーラのテスト及びタイミングモードとなる。
ール並びにアンロツク信号出力用のビツトコード
Ａ，Ｂ，T1と第５図に示すテスト用のビツトコ
ードT2との組合わせにより出力端子３２（第３
図）に得られる出力信号AOと出力端子３１（第
３図）に得られる出力信号BOの関係モードの一
例を詳細に示すものである。例えば（T1，T2）
が（０，０）のときは出力端子３２及び３１には
夫々Ａ，Ｂの値がそのまゝ出力される通常モード
となり、（１，０）のときは出力端子３２には位
相比較器１８（第３図）のアンロツク状態が出力
され、出力端子３１にはＢの値が出力されるアン
ロツクモードとなる。また、（T1，T2）（Ａ，Ｂ）
が（１，１）（０，０）のときは、出力端子３２
には基準分周器１６（第３図）の出力信号RD、
出力端子３１にはプログラマブル分周器１１（第
３図）の出力信号PDが夫々出力されて位相比較
器１８の動作チエツクが可能となる位相比較器１
８（第３図）のテストモードとなり、（１，１）
（１，０）のときは、出力端子３２には基準分周
器１６の出力信号RD、出力端子３１には基準分
周器１６の出力信号のうちの少くとも最上位ビツ
トRMBが夫々出力されて基準分周器１６の動作
チエツクが可能となる基準分周器１６のテストモ
ードとなり、（１，１）（０，１）のときは、出力
端子３２にはプログラマブル分周器１１の出力信
号PD、出力端子３１にはプログラマブル分周器
１１の出力信号のうちの少くとも最上位ビツト
PMBが夫々出力されてプログラマブル分周器１
１の動作チエツクが可能となるプログラマブル分
周器１１のテストモードとなり、（１，１）（１，
１）のときは、出力端子３２にはデータのロード
信号LDT、出力端子３１にはプリスケーラ（図
示せず）の出力信号PSDが出力されるプリスケ
ーラのテスト及びタイミングモードとなる。
第１３図は上述した第１２図の論理処理を行う
ための具体的な回路構成の一例を示すもので、実
際には第３図における出力端子３１及び３２は、
この第１３図の如きゲート回路を介して導出され
るようになされている。すなわち、第１３図にお
いて、位相比較器１８（第３図）よりロツク信号
LOCKが供給される入力端子７１（実質的に第３
図におけるスイツチ３０の接点ｂに相当）は、ア
ンド回路７２の一方の入力端に接続され、シフト
レジスタ１４又はラツチ回路１５（共に第３図）
よりビツトT1が印加される入力端子７３は、ア
ンド回路７２の他方の入力端に接続されると共に
インバータ７４を介してアンド回路７５の一方の
入力端に接続され、シフトレジスタ１４又はアツ
プダウンカウンタ１３よりビツトT2が印加され
る入力端子７６はノア回路７７の一入力端に接続
されると共にインバータ７８を介してノア回路７
９、アンド回路８０及びノア回路８１の各一入力
端に接続される。
ための具体的な回路構成の一例を示すもので、実
際には第３図における出力端子３１及び３２は、
この第１３図の如きゲート回路を介して導出され
るようになされている。すなわち、第１３図にお
いて、位相比較器１８（第３図）よりロツク信号
LOCKが供給される入力端子７１（実質的に第３
図におけるスイツチ３０の接点ｂに相当）は、ア
ンド回路７２の一方の入力端に接続され、シフト
レジスタ１４又はラツチ回路１５（共に第３図）
よりビツトT1が印加される入力端子７３は、ア
ンド回路７２の他方の入力端に接続されると共に
インバータ７４を介してアンド回路７５の一方の
入力端に接続され、シフトレジスタ１４又はアツ
プダウンカウンタ１３よりビツトT2が印加され
る入力端子７６はノア回路７７の一入力端に接続
されると共にインバータ７８を介してノア回路７
９、アンド回路８０及びノア回路８１の各一入力
端に接続される。
基準分周器１６（第３図）の出力信号RDが供
給される入力端子８２はアンド回路８３の一方の
入力端に接続され、プログラマブル分周器１１の
出力信号PDが供給される入力端子８４は、アン
ド回路８５の一入力端に接続されると共にアンド
回路８６の一入力端に接続される。また、タイミ
ング制御器１９（第３図）からのロード信号
LDTを反転した信号LDTが供給される入力端子
８７は、アンド回路８８の一入力端に接続され、
シフトレジスタ１４又はラツチ回路１５よりビツ
トＡが供給される入力端子８９は、アンド回路８
８の他入力端、アンド回路９０，９１の各一入力
端に接続されると共にインバータ９２を介してア
ンド回路７５，８５，８６の他入力端及びアンド
回路９３の一入力端に接続される。同様に、シフ
トレジスタ１４又はラツチ回路１５よりビツトＢ
が供給される入力端子９４は、アンド回路８５，
８８の更に他入力端、アンド回路８０，９３，９
１の他入力端に接続されると共にインバータ９５
を介してアンド回路８６の更に他入力端に接続さ
れる。基準分周器１６の出力信号のうちの最上位
ビツトRMBが供給される入力端子９６は、アン
ド回路９０の更に他入力端に接続され、プログラ
マブル分周器１１の出力信号のうちの最上位ビツ
トPMBが供給される入力端子９７は、アンド回
路９３の更に他入力端に接続され、プリスケーラ
（図示せず）の出力信号PSOが供給される入力端
子９８はアンド回路９１の更に他入力端に接続さ
れる。
給される入力端子８２はアンド回路８３の一方の
入力端に接続され、プログラマブル分周器１１の
出力信号PDが供給される入力端子８４は、アン
ド回路８５の一入力端に接続されると共にアンド
回路８６の一入力端に接続される。また、タイミ
ング制御器１９（第３図）からのロード信号
LDTを反転した信号LDTが供給される入力端子
８７は、アンド回路８８の一入力端に接続され、
シフトレジスタ１４又はラツチ回路１５よりビツ
トＡが供給される入力端子８９は、アンド回路８
８の他入力端、アンド回路９０，９１の各一入力
端に接続されると共にインバータ９２を介してア
ンド回路７５，８５，８６の他入力端及びアンド
回路９３の一入力端に接続される。同様に、シフ
トレジスタ１４又はラツチ回路１５よりビツトＢ
が供給される入力端子９４は、アンド回路８５，
８８の更に他入力端、アンド回路８０，９３，９
１の他入力端に接続されると共にインバータ９５
を介してアンド回路８６の更に他入力端に接続さ
れる。基準分周器１６の出力信号のうちの最上位
ビツトRMBが供給される入力端子９６は、アン
ド回路９０の更に他入力端に接続され、プログラ
マブル分周器１１の出力信号のうちの最上位ビツ
トPMBが供給される入力端子９７は、アンド回
路９３の更に他入力端に接続され、プリスケーラ
（図示せず）の出力信号PSOが供給される入力端
子９８はアンド回路９１の更に他入力端に接続さ
れる。
アンド回路７５，７２の各出力端は夫々ノア回
路７７の各他入力端に接続され、アンド回路８
３，８５，８８の各出力端はノア回路７９の各他
入力端に接続され、ノア回路７７，７９の各出力
端は夫々ノア回路９９の各入力端に接続される。
そしてノア回路９９の出力端が電界効果トランジ
スタ１００のゲート端子に接続されると共にイン
バータ１０１を介して電界効果トランジスタ１０
２のゲート端子に接続され、トランジスタ１００
のソース端子は接地され、ドレイン端子はトラン
ジスタ１０２のソース端子に接続され、トランジ
スタ１０２のドレイン端子は正の電源端子VDDに
接続され、トランジスタ１０２のドレイン端子と
トランジスタ１０２のソース端子の接続点より出
力端子３２が導出される。
路７７の各他入力端に接続され、アンド回路８
３，８５，８８の各出力端はノア回路７９の各他
入力端に接続され、ノア回路７７，７９の各出力
端は夫々ノア回路９９の各入力端に接続される。
そしてノア回路９９の出力端が電界効果トランジ
スタ１００のゲート端子に接続されると共にイン
バータ１０１を介して電界効果トランジスタ１０
２のゲート端子に接続され、トランジスタ１００
のソース端子は接地され、ドレイン端子はトラン
ジスタ１０２のソース端子に接続され、トランジ
スタ１０２のドレイン端子は正の電源端子VDDに
接続され、トランジスタ１０２のドレイン端子と
トランジスタ１０２のソース端子の接続点より出
力端子３２が導出される。
また、アンド回路８６，９０，９３，９１の各
出力端は夫々ノア回路８１の各入力端に接続さ
れ、アンド回路８０とノア回路８１の各出力端は
夫々ノア回路１０３の各入力端に接続される。そ
してノア回路１０３の出力端が電界効果トランジ
スタ１０４のゲート端子に接続されると共にイン
バータ１０５を介して電界効果トランジスタ１０
６のゲート端子に接続され、トランジスタ１０４
のソース端子は接地され、ドレイン端子はトラン
ジスタ１０６のソース端子に接続され、トランジ
スタ１０６のドレイン端子は正の電源端子VDDに
接続され、トランジスタ１０４のドレイン端子と
トランジスタ１０６のソース端子の接続点より出
力端子３１が導出される。
出力端は夫々ノア回路８１の各入力端に接続さ
れ、アンド回路８０とノア回路８１の各出力端は
夫々ノア回路１０３の各入力端に接続される。そ
してノア回路１０３の出力端が電界効果トランジ
スタ１０４のゲート端子に接続されると共にイン
バータ１０５を介して電界効果トランジスタ１０
６のゲート端子に接続され、トランジスタ１０４
のソース端子は接地され、ドレイン端子はトラン
ジスタ１０６のソース端子に接続され、トランジ
スタ１０６のドレイン端子は正の電源端子VDDに
接続され、トランジスタ１０４のドレイン端子と
トランジスタ１０６のソース端子の接続点より出
力端子３１が導出される。
そして、入力端子７３のビツトT1と入力端子
７６のビツトT2が共に“０”であるときは、入
力端子８９のビツトＡ、入力端子９４のビツトＢ
が夫々出力端子３２，３１に出力され、これ等の
ビツトの組合わせによつて、上述の如く外部プリ
スケーラの分周比の切換えやフイルタの定数切換
え等が行われる。
７６のビツトT2が共に“０”であるときは、入
力端子８９のビツトＡ、入力端子９４のビツトＢ
が夫々出力端子３２，３１に出力され、これ等の
ビツトの組合わせによつて、上述の如く外部プリ
スケーラの分周比の切換えやフイルタの定数切換
え等が行われる。
また、ビツトT1が“１”でビツトT2が“０”
のときは出力端子３２にはアンロツク信号すなわ
ち信号LOCKの反転信号が取り出され、出力端子
３１にはビツトＢが取り出される。ビツトT1，
T2が共に“１”でビツトＡ，Ｂが共に“０”の
ときは出力端子３２，３１には夫々入力端子８
２，８４からの分周器１６，１１の出力信号
RD，PDが出力され、これ等によつて位相比較器
１８の動作がチエツクされる。ビツトT1，T2が
共に“１”でビツトＡ，Ｂが夫々“１”，“０”で
あるときは、入力端子８２からの基準分周器１６
の出力信号RDが出力端子３２に出力されると共
に入力端子９６からの基準分周器１６の出力信号
のうちの最上位ビツトRMBが出力端子３１に出
力され、これによつて基準分周器１６の内部をデ
ータが最下位ビツトより最上位ビツトまで正確に
伝送されたか否かがチエツクされる。また、ビツ
トT1，T2が共に“１”でビツトＡ，Ｂが夫々
“０”，“１”であるときは、入力端子８４からの
プログラマブル分周器１１の出力信号PDが出力
端子３２に出力されると共に入力端子９７からの
プログラマブル分周器１１の出力信号のうちの最
上位ビツトPMBが出力端子３１に出力され、こ
れによつてプログラマブル分周器１１の内部をデ
ータが最下位ビツトから最上位ビツトまで正確に
伝送されたか否かがチエツクされる。更に、ビツ
トT1，T2，Ａ，Ｂが全て“１”のときは、入力
端子８７からのデータのロード信号LDTが出力
端子３２に出力されてタイミング信号として使用
されると共に入力端子９８からのプリスケーラの
出力信号PSOが出力端子３１に出力されてプリ
スケーラの動作チエツクに使用される。
のときは出力端子３２にはアンロツク信号すなわ
ち信号LOCKの反転信号が取り出され、出力端子
３１にはビツトＢが取り出される。ビツトT1，
T2が共に“１”でビツトＡ，Ｂが共に“０”の
ときは出力端子３２，３１には夫々入力端子８
２，８４からの分周器１６，１１の出力信号
RD，PDが出力され、これ等によつて位相比較器
１８の動作がチエツクされる。ビツトT1，T2が
共に“１”でビツトＡ，Ｂが夫々“１”，“０”で
あるときは、入力端子８２からの基準分周器１６
の出力信号RDが出力端子３２に出力されると共
に入力端子９６からの基準分周器１６の出力信号
のうちの最上位ビツトRMBが出力端子３１に出
力され、これによつて基準分周器１６の内部をデ
ータが最下位ビツトより最上位ビツトまで正確に
伝送されたか否かがチエツクされる。また、ビツ
トT1，T2が共に“１”でビツトＡ，Ｂが夫々
“０”，“１”であるときは、入力端子８４からの
プログラマブル分周器１１の出力信号PDが出力
端子３２に出力されると共に入力端子９７からの
プログラマブル分周器１１の出力信号のうちの最
上位ビツトPMBが出力端子３１に出力され、こ
れによつてプログラマブル分周器１１の内部をデ
ータが最下位ビツトから最上位ビツトまで正確に
伝送されたか否かがチエツクされる。更に、ビツ
トT1，T2，Ａ，Ｂが全て“１”のときは、入力
端子８７からのデータのロード信号LDTが出力
端子３２に出力されてタイミング信号として使用
されると共に入力端子９８からのプリスケーラの
出力信号PSOが出力端子３１に出力されてプリ
スケーラの動作チエツクに使用される。
上述の如くこの発明によれば、第１のモードす
なわちシリアルデータ転送モード（通常モード）
ではタイミング制御手段に供給される第１，第２
及び第３の信号すなわちタイミング制御器１９の
LAT端子、DIN端子及びCLK端子に供給される
信号を夫々記憶手段（シフトレジスタ）入力デー
タのラツチ信号、シリアルデータ入力信号及びシ
リアルデータ入力用クロツク信号として使用する
も、第２のモードすなわちアツプダウンモードで
は上記第１，第２及び第３の信号を夫々アツプ／
ダウンモード選択信号、アツプダウン信号及びシ
リアルデータのアツプダウン用クロツク信号とし
て使用するように成し、アツプダウンカウンタ制
御用の信号をシリアルデータ転送用の信号で兼用
して処理するようにしたので、従来、シリアルデ
ータ転送用に３本、アツプダウンカウンタの制御
用に２本の回線を要していたものを、実質的にシ
リアルデータ転送用の３本の回線だけで済み、回
線の節約が達成できる。
なわちシリアルデータ転送モード（通常モード）
ではタイミング制御手段に供給される第１，第２
及び第３の信号すなわちタイミング制御器１９の
LAT端子、DIN端子及びCLK端子に供給される
信号を夫々記憶手段（シフトレジスタ）入力デー
タのラツチ信号、シリアルデータ入力信号及びシ
リアルデータ入力用クロツク信号として使用する
も、第２のモードすなわちアツプダウンモードで
は上記第１，第２及び第３の信号を夫々アツプ／
ダウンモード選択信号、アツプダウン信号及びシ
リアルデータのアツプダウン用クロツク信号とし
て使用するように成し、アツプダウンカウンタ制
御用の信号をシリアルデータ転送用の信号で兼用
して処理するようにしたので、従来、シリアルデ
ータ転送用に３本、アツプダウンカウンタの制御
用に２本の回線を要していたものを、実質的にシ
リアルデータ転送用の３本の回線だけで済み、回
線の節約が達成できる。
なお、上述の実施例では、この発明をシンセサ
イザ受信機のPLL回路に適用した場合に付いて
説明したが、これに限定されることなく、その他
の回路にも同様に適用できることは云うまでもな
い。
イザ受信機のPLL回路に適用した場合に付いて
説明したが、これに限定されることなく、その他
の回路にも同様に適用できることは云うまでもな
い。
第１図は従来回路の一例を示す系統図、第２図
は第１図の動作説明に供するための線図、第３図
はこの発明の一実施例を示す系統図、第４図乃至
第７図は第３図の動作説明に供するための線図、
第８図はこの発明の要部の一例を示す回路図、第
９図は第８図の要部の具体的回路構成の一例を示
す接続図、第１０図は第８図の動作説明に供する
ための線図、第１１図はこの発明の他の要部の一
例を示す回路図、第１２図はこの発明の説明に供
するための図、第１３図はこの発明の更に他の要
部の一例を示す回路図である。 １１はプログラマブル分周器、１３はアツプダ
ウンカウンタ、１４はシフトレジスタ、１５はラ
ツチ回路、１６は基準分周器、１９はタイミング
制御器である。
は第１図の動作説明に供するための線図、第３図
はこの発明の一実施例を示す系統図、第４図乃至
第７図は第３図の動作説明に供するための線図、
第８図はこの発明の要部の一例を示す回路図、第
９図は第８図の要部の具体的回路構成の一例を示
す接続図、第１０図は第８図の動作説明に供する
ための線図、第１１図はこの発明の他の要部の一
例を示す回路図、第１２図はこの発明の説明に供
するための図、第１３図はこの発明の更に他の要
部の一例を示す回路図である。 １１はプログラマブル分周器、１３はアツプダ
ウンカウンタ、１４はシフトレジスタ、１５はラ
ツチ回路、１６は基準分周器、１９はタイミング
制御器である。
Claims (1)
- 【特許請求の範囲】 １ ラツチ信号、データ及びクロツク信号が供給
されるタイミング制御手段と、 該タイミング制御手段の制御の基に相互にデー
タの転送を行う記憶手段及びアツプダウンカウン
タを備え、 ラツチモードでは前記ラツチ信号の第１のレベ
ル状態で前記クロツク信号により前記データを前
記記憶手段に取り込み、 アツプ／ダウンモードでは前記ラツチ信号の第
２のレベル状態で前記データの第１及び第２のレ
ベルに応じて前記クロツク信号によ前記アツプダ
ウンカウンタの内容を増減するようにしたことを
特徴とするアツプダウンカウンタ制御回路。 ２ データのラツチはラツチ信号のエツジを検出
して行われるようにしたことを特徴とする特許請
求の範囲第１項記載のアツプダウンカウンタ制御
回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054465A JPS58172031A (ja) | 1982-04-01 | 1982-04-01 | アツプダウンカウンタ制御回路 |
| AU13718/83A AU560353B2 (en) | 1982-04-01 | 1983-03-28 | Up/down counter control circuit |
| EP83900971A EP0105378B1 (en) | 1982-04-01 | 1983-03-28 | Up/down counting arrangements |
| PCT/JP1983/000093 WO1983003502A1 (fr) | 1982-04-01 | 1983-03-28 | Circuit de commande de compteur a increment/decrement |
| DE8383900971T DE3380336D1 (en) | 1982-04-01 | 1983-03-28 | Up/down counting arrangements |
| US06/557,179 US4592078A (en) | 1982-04-01 | 1983-03-28 | Up/down counter control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054465A JPS58172031A (ja) | 1982-04-01 | 1982-04-01 | アツプダウンカウンタ制御回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4139354A Division JPH0752852B2 (ja) | 1992-05-29 | 1992-05-29 | 位相ロックループ用タイミング制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172031A JPS58172031A (ja) | 1983-10-08 |
| JPH0474898B2 true JPH0474898B2 (ja) | 1992-11-27 |
Family
ID=12971413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57054465A Granted JPS58172031A (ja) | 1982-04-01 | 1982-04-01 | アツプダウンカウンタ制御回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4592078A (ja) |
| EP (1) | EP0105378B1 (ja) |
| JP (1) | JPS58172031A (ja) |
| AU (1) | AU560353B2 (ja) |
| DE (1) | DE3380336D1 (ja) |
| WO (1) | WO1983003502A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881248A (en) * | 1986-08-28 | 1989-11-14 | Nec Corporation | Counter circuit provided with means for reading out counted data by read-command signal applied asynchronously with clock signals to be counted |
| JPS63209318A (ja) * | 1987-02-26 | 1988-08-30 | Sony Corp | 受信機 |
| DE3801418A1 (de) * | 1988-01-20 | 1989-08-03 | Telefunken Electronic Gmbh | Frequenzsynthese-schaltung |
| DE3803965C2 (de) * | 1988-02-10 | 1993-11-25 | Bosch Gmbh Robert | Schaltungsanordnung mit einem spannungsgesteuerten Oszillator |
| US4891827A (en) * | 1988-03-07 | 1990-01-02 | Digital Equipment Corporation | Loadable ripple counter |
| US4896337A (en) * | 1988-04-08 | 1990-01-23 | Ampex Corporation | Adjustable frequency signal generator system with incremental control |
| US4940950A (en) * | 1988-08-12 | 1990-07-10 | Tel-Instrument Electronics Corporation | Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition |
| DE69325587T2 (de) * | 1993-12-28 | 1999-12-23 | Stmicroelectronics S.R.L., Agrate Brianza | Zähleinheit für nichtflüchtige Speicher |
| US8112564B2 (en) * | 2005-06-28 | 2012-02-07 | Intel Corporation | Hard disk drive staggered spin-up mechanism |
| CN118573179B (zh) * | 2024-06-04 | 2024-11-22 | 江苏帝奥微电子股份有限公司 | 一种可逆加减计数电路及其切换方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3701106A (en) * | 1970-12-07 | 1972-10-24 | Reliance Electric Co | Data change detector |
| JPS54807A (en) * | 1977-06-03 | 1979-01-06 | Pioneer Electronic Corp | Electronic tuning receiver using ic |
| JPS54109309A (en) * | 1978-02-15 | 1979-08-27 | Sanyo Electric Co Ltd | Radio equipment |
| JPS55102934A (en) * | 1979-02-01 | 1980-08-06 | Sony Corp | Variable frequency oscillation circuit |
| JPS5696538A (en) * | 1979-12-29 | 1981-08-04 | Sony Corp | Synthesizer receiver |
| JPS58107715A (ja) * | 1981-12-22 | 1983-06-27 | Sony Corp | 選局装置 |
-
1982
- 1982-04-01 JP JP57054465A patent/JPS58172031A/ja active Granted
-
1983
- 1983-03-28 WO PCT/JP1983/000093 patent/WO1983003502A1/ja not_active Ceased
- 1983-03-28 US US06/557,179 patent/US4592078A/en not_active Expired - Lifetime
- 1983-03-28 EP EP83900971A patent/EP0105378B1/en not_active Expired
- 1983-03-28 DE DE8383900971T patent/DE3380336D1/de not_active Expired
- 1983-03-28 AU AU13718/83A patent/AU560353B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4592078A (en) | 1986-05-27 |
| WO1983003502A1 (fr) | 1983-10-13 |
| JPS58172031A (ja) | 1983-10-08 |
| AU1371883A (en) | 1983-10-24 |
| AU560353B2 (en) | 1987-04-02 |
| DE3380336D1 (en) | 1989-09-07 |
| EP0105378A1 (en) | 1984-04-18 |
| EP0105378A4 (en) | 1986-09-04 |
| EP0105378B1 (en) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699020A (en) | Phase latched differential charge pump circuit and method | |
| US6392458B1 (en) | Method and apparatus for digital delay locked loop circuits | |
| US6400641B1 (en) | Delay-locked loop with binary-coupled capacitor | |
| US5508648A (en) | Differential latch circuit | |
| US6433597B2 (en) | Delay locked loop with reduced noise response | |
| CA2201695A1 (en) | Phase detector for high speed clock recovery from random binary signals | |
| US6759886B2 (en) | Clock generating circuit generating a plurality of clock signals | |
| US6741102B1 (en) | Phase frequency detector | |
| US4354124A (en) | Digital phase comparator circuit | |
| KR19980069815A (ko) | 위상 비교 회로 및 반도체 집적 회로 | |
| JPH0474898B2 (ja) | ||
| US6909314B2 (en) | Flip-flop circuit | |
| US6661265B2 (en) | Delay locked loop for generating complementary clock signals | |
| US6538517B2 (en) | Frequency phase detector for differentiating frequencies having small phase differences | |
| US5359635A (en) | Programmable frequency divider in a phase lock loop | |
| US7079615B2 (en) | Expanded comparator for control of digital delay lines in a delay locked loop or phase locked loop | |
| US6628155B2 (en) | Internal clock generating circuit of semiconductor memory device and method thereof | |
| JPH02255908A (ja) | クロック信号供給装置及び電子計算機 | |
| JPH0752852B2 (ja) | 位相ロックループ用タイミング制御回路 | |
| JP2851354B2 (ja) | バーンイン回路を有する半導体装置 | |
| JPH03171945A (ja) | ディジタルシステム | |
| JP2976723B2 (ja) | 半導体装置 | |
| JPH04167713A (ja) | 位相比較回路 | |
| JPS63304720A (ja) | 位相同期化ル−プ回路 | |
| JPH01129614A (ja) | ロック検出回路 |