JPH0475528B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は交流電源に接続される比較的軽負荷の
電圧制御を行うもので、主として誘導電動機の速
度制御、電灯、ヒータ等の電力制御等に適する。

従来例の構成とその問題点 従来例について第１図〜第３図を用いて説明す
る。

第１図は一般に広く知られる出力電圧可変型単
巻変圧器（以下スライダツクと呼ぶ）を示す。１
は交流電源、２はスライダツク、３はスライダツ
ク２の出力タツプ、４は負荷である。いまスライ
ダツク２の入力に印加された交流電源１の電源電
圧V_Iは、出力タツプ３の位置により比例的に減
少して、負荷４に負荷電圧V_Lとして印加される。
電源電圧V_Iと、負荷電圧V_Lの様子を、第３図に
それぞれ実線及び、破線を用いて示す。

スライダツク２により交流出力電圧を可変する
方式は構造が簡単で、割合安価なため広く使用さ
れているが、欠点としては重量が重く構造が機械
的であるため、システムとして制御するには不適
であるということが上げられる。また、出力電圧
を決定する要因は機械的な接触による為、長期信
頼性、環境信頼性が低いという問題点もある。

次に電子式の交流電圧可変方式の一例を第２図
に示す。

５，６はダイオード、７はNPNトランジスタ、
８はPNPトランジスタ、９は固定抵抗器、１０
は可変抵抗器である。１及び４は第１図と共通で
ある。

固定抵抗器９及び可変抵抗器１０によりNPN
トランジスタとPNPトランジスタ８のそれぞれ
ベース電圧が決定され、エミツタの電位が決定
し、従つて負荷４に印加される電圧が決まる。交
流電源１の正相及び逆相にそれぞれのトランジス
タ７，８が対応し、交流電源１と、負荷４に印加
される電圧との差、即ち電圧降下分はトランジス
タ７及び８のV_CEとして消費される。ダイオード
５及び６はそれぞれのトランジスタ７，８が逆バ
イアスされた際のベース→コレクタ電流を阻止す
る為に必要である。

第２図の回路によつても電源電圧V_I及び負荷
電圧V_Lの電圧波形は第３図の様になる。

第２図のトランジスタによる交流電圧可変方式
によれば、可変抵抗器１０を可変することにより
負荷電圧V_Lを可変することができるが、主に電
力消費を行うトランジスタ７，８が２素子となる
こと、相互のコレクタに絶縁が必要なこと等によ
り、小型化、低価格化に限界がある。またトラン
ジスタ７，８のベースに入つている可変抵抗器１
０の両端には負荷電圧V_Lが常に印加されており、
結局、可変抵抗器１０には交流電源１の電圧V_I
相当の耐圧が必要になり、更に出力を安全に可変
操作するために絶縁も必要になる。従つてこの回
路をマイクロコンピユータ等を用いてシステム化
するためには、絶縁、高耐圧の制御素子が必要と
なり、コンパクトなシステムには適合しなくなつ
てしまう。

発明の目的 本発明は上記従来例の問題点を克服し、単純な
回路構成でシステム化も可能な比較的軽負荷を対
象とした電力コントロールを目的とするものであ
る。

発明の構成 そして上記目的を達成するために本発明は次の
構成をとつたものである。

すなわち、ダイオードブリツジの交流入力の一
端は負荷を介して、また他端は直接単相交流電源
に、それぞれ接続し、前記ダイオードブリツジの
直流出力には、パワーMOSFETのドレイン及び
ソースを接続し、前記ドレイン及びソースに並列
に固定抵抗器及び可変抵抗器及び１個または複数
個のダイオードの直列回路を接続し、更に前記固
定抵抗器及び可変抵抗器の接続点に前記パワー
MOS−FETのゲートを接続し、前記可変抵抗器
の抵抗値を可変することにより、前記負荷に印加
される電圧を可変する構成とするとともに、前記
パワーMOSFET及び前記１個または複数個のダ
イオードを同一プリント配線板上に配置し、前記
ダイオードのうち、少なくとも一本のダイオード
を前記パワーMOSFETのパツケージに、接着手
段により熱結合したものである。

実施例の説明 第４図、第６図に本発明の前程例を示す。

図においてFET１２のドレイン−ソース間に
は電源電圧V_Iから負荷電圧V_Lを差引いた電圧が
印加されており（以下ドレイン電圧V_DSと略す）
ドレイン電圧を固定抵抗器９と、可変抵抗器１０
と直流電源V_DC（又はダイオード１８）で分圧さ
れた電圧がゲートソース間に印加されている（以
下ゲート電圧V_GSと略す）。

直流電源V_DCはダイオード部１８、固定抵抗器
１５、コンデンサ１６により構成されており、ゲ
ート電圧V_GSに直流バイアスを与えている。

第７図、第８図はFET１２の特性図である。
第７図は、I_DS−V_GS特性を示す。通常、FETには
スレツシユホールド電圧V_THがあり、ゲート電圧
V_GSがスレツシユホールド電圧V_THを越すと、ON
領域に入つてドレイン電流I_DSが流れる。

第６図に示す直流電源V_DCはこのスレツシユホ
ールド電圧V_THを補償するもので、適度な値を選
択することにより、負荷電圧V_Lの波形を改善す
る。

第８図は、I_DS−V_DS特性を示す。ゲート電圧
V_GSをパラメータとして、ドレイン電流I_DSとドレ
イン電圧V_DSの関係が求められる。第７図中の一
点鎖線が、第４図に示す回路の動作点を示してい
る。I_DPはV_L＝V_Iのときのピークドレイン電流値
を示す。V_DPはV_L＝Ｏ即ちV_DS〓V_Iのときのピー
クドレイン電圧値を示す。ゲート電圧V_GSの値を
上昇させるとドレイン電流I_DSは増加方向ドレイ
ン電圧V_DSは減少方向へ動作点が移動する。

更に電源電圧V_Iは交流電圧であるので、電圧
位相により、一点鎖線で示す動作点ラインが第７
図の矢印方向に移動する。

従つて第４図に示す可変抵抗器１０の値をある
値にセツトすると、I_DP−V_DPを結ぶ動作点ライン
上の一点に動作点Ａが求められる。電源電圧V_I
の位相により動作点は上記動作点ＡとI_DSとV_DSの
原点を結ぶほぼ直線上を移動することになる。

第９図に、電源電圧V_Iと負荷電圧V_Lの関係を
示す。前述のゲートのスレツシユホールド電圧
V_THを直流電源V_DCで補償しているので、負荷電
圧V_Lはほぼ電源電圧V_Iに相似している。

しかし、厳密に解析すると、第９図ａの如く直
流電源V_DCとが比較的高い値のときは、負荷電圧
V_Lが高いときは正弦波に近いが、負荷電圧V_Lが
低いときは台形波に近くなる。また直流電源V_DC
が比較的低い値のときは、第９図ｂの様に、負荷
電圧V_Lが低いときに正弦波に近く、高いときに
は三角波に近づいてくる。これはゲートのスレツ
シユホールド電圧がV_THドレイン電流の減少とと
もに低下するためである。即ち、負荷電圧V_Lの
低い領域はゲートの直流バイアス、つまり直流電
源V_DCの値も低くてよいという相関がある。

ここでゲートの直流バイアスの電圧補正を実施
した例を第４図に示す。

第６図の直流電源V_DCの代わりに、ダイオード
部１８を入れており、ゲートのスレツシユホール
ド電圧V_THの補償として、ダイオード部１８の順
方向降下電圧V_Fを採用している。

第５図はダイオードのI_F−V_F特性図である。こ
のI_F−V_F特性は第７図に示すFET１２のI_DS−V_GS
特性に極めてよく近似している。この近似した両
者の特性を組合せて、FET１２のゲートのスレ
ツシユホールド電圧V_THの影響を打消しているた
め、電源電圧V_I及び負荷電圧V_Lの電圧波形を殆
ど近似することができる。この様子を第１０図ｄ
に示す。

また第１０図ａ，ｂ，ｃにそれぞれドレイン電
圧V_DS、ゲート電圧V_GS、ダイオード部１８の順
方向降下電圧V_Fの波形を示す。順方向降下電圧
V_Fの値がドレイン電圧V_DSの減少とともに減少
し、ゲート電圧V_GSも減少している様子を示して
いる。

一般にFETのゲートのスレツシユホールド電
圧V_THは一定の範囲でバラつくものが多いが、ダ
イオード１８部のダイオードの品種及び個数を調
整すれば、スレツシユホールド電圧V_THは補正す
ることができる。

一方、FET１２は電力を制御する素子であり
ドレイン電圧V_DSとして電源電圧V_Iから負荷電圧
V_Lを差引いた値、ドレイン電流I_DSとして負荷通
電電流が流れる。従つてFET１２の消費電力は
P_DはP_D＝V_DS×I_DSとなり、FET１２から熱となつ
て放散する。従つてFET１２には負荷に応じて
放熱板を取付けるが、このときFET１２のチツ
プ温度はかなり上昇する。このときFET１２の
ゲートのスレツシユホールド電圧は第１１図に示
す様に温度特性を持つており、チツプ温度の上昇
と共に低下する傾向がある。第１１図ａはFET
１２のI_DS−V_GS特性の温度による変化を示す。第
１１図ｂはドレイン電流を一定としたときのV_GS
の温度特性を示す。

一方、第１２図にダイオードの一般的な順方向
降下電圧V_Fの温度特性を表している。第１２図
ａは温度をパラメータとしたI_F−V_F特性第１２図
ｂはダイオードの順方向電流I_Fを一定としたとき
のV_Fの温度特性を示す。

第１１図、第１２図からわかる様にFET１２
のV_GS及びダイオードのV_Fは同様の温度特性を示
しているので、これらを熱結合すると、ゲートの
スレツシユホールド電圧V_THの温度補償をするこ
とができる。

第１３図に本発明の一実施例の機能を説明する
回路を示す回路構成は、第４図に示すものと同様
であるが、ダイオード部１８のうちの一本のダイ
オード１８−１をFET１２と熱結合している。
ここでV_GSの温度変化電圧特性とV_Fの温度変化電
圧特性をほぼ一致する様にダイオードを選択す
る。

第１４図はFET１２とダイオード１８−１の
熱結合の一例で、ダイオードをFET１２のプラ
スチツクモールドのチツプ上部に接着している。

この結果、第１５図に示す負荷電圧特性が得ら
れる。第１５図ａはFET１２とダイオード部１
８のうちのダイオードが熱結合されていない場
合、第１５図ｂは熱結合されている場合を示す。
第１５図ａではFET１２のチツプ温度T_Cが上昇
すると、負荷電圧V_Lも上昇する傾向があるが第
１５図ｂではFET１２のチツプ温度T_Cの変化に
かかわなず、負荷電圧V_Lは安定している。

第１３図に於て、ダイオード部１８はFET１
２のゲート電圧V_GSの特性により選択されてお
り、FET１２が万一故障、破損などした場合代
替のFETの特性により再選択されねばならない。

本発明による電子式交流電圧可変装置をシステ
ム化し、フオトカプラ等を利用して、マイクロコ
ンピユータの出力装置として使用する場合には回
路が大きく、ダイオード部１８の再調整が繁雑と
なる。また、FET１２は発熱を伴うので、負荷
４に合せて、適当な放熱器に取付ける必要があ
る。負荷４が比較的大きな入力を要する場合には
放熱器も大きくなり、システムの回路基板上に位
置させることは難しくなる。この場合、FET１
２のみを放熱器に取付けると、FET１２のみの
互換性が求められる。このときダイオード部の組
合せの指定が必要なことは量産上大きなネツクと
なる。

本発明は以上の問題点を解消し、FETのゲー
ト電圧V_GSのバラツキと、温度補正を同時にしか
も容易な手段で実現するものである。

第１６図及び第１７図は、本発明の一実施例に
よる回路図及び実装図である。

第１６図に於て、１９はFETブロツクであり
FET１２、固定抵抗器９、ダイオード部１８を
含むダイオード部１８の中で、ダイオード１８−
１は温度特性を概略FET１２と同一とするダイ
オードで、FET１２に熱結合されている。

第１７図ａ，ｂ，ｃはそれぞれ実装状態の
FETブロツク１９の平面図、正面図、側面図で
ある。

それぞれ、FET１２、固定抵抗器９、ダイオ
ード１８−１〜１８−Ｎが実装されており、
FET１２及びダイオード１８−１は、接着剤２
１により接着、熱結合されている。このFETブ
ロツク１９はリード線により他の回路と接続され
る。固定抵抗器９はこのリード線が比較的長いと
きのFET１２の安定動作のため、FETブロツク
１９内に配置している。

FETブロツク１９は構成部品が少ないためプ
リント配線板２２は、非常に小さく実現でき、第
１７図Ｃの如く放熱板２０に容易に取付けること
が可能となる。

発明の効果 本発明によれば比較的軽負荷の電力制御をコン
パクトに、安価に提供でき、システム化も容易に
できるというすぐれた特徴を持つている。

第１の特徴は、電力制御用の素子が１素子で実
現できることである。

第２に出力をコントロールする部分、即ち第４
図に於ける可変抵抗器１０に印加される電圧が低
いことである。この負荷はゲート電圧V_GSである
ので通常の場合10V程度を上限として制御でき
る。従つて、交流電源100Vまたは200V系の制御
を行うには極めて低い制御電圧であり、フオトカ
プラ等を使用して、容易にマイクロコンピユータ
等と組合せてシステム化することができる。

更に、回路構成が極めて単純であり、安価に構
成できること、各部品のシヨート、オープン等の
異常時に対しても、回路の電源側に負荷が入つて
いることから安全性が高いという利点を有してい
る。また負荷電圧V_Lのひずみも実用上支障のな
い範囲におさめることができる。また周囲温度変
化、負荷変化に対しても安定した出力を得ること
ができる。

更に、FETのゲート電圧特性、温度特性を補
償した状態で、FETブロツク１９として部品と
して提供できるので、機器の互換性、サービス性
にも優れておりFET１２の放熱設計も容易であ
る。

以上、種々の優れた効果を有しており、比較的
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなるのである。

【図面の簡単な説明】

第１図はスライダツクを用いた従来例の回路
図、第２図はトランジスタを用いた従来例の回路
図、第３図は第１図、第２図の電圧制御波形図、
第４図は本発明の前程側の回路図、第５図はダイ
オードのI_F−V_F特性図、第６図は本発明の他の前
程例の回路図、第７図はFETのI_DS−V_GS特性図、
第８図はFETのI_DS−V_DS特性図、第９図は第６図
による電圧制御波形図、第１０図は第４図の回路
による電圧制御波形図、第１１図はFETのV_GSの
温度特性図、第１２図はダイオードのV_Fの温度
特性図、第１３図は本発明の他の前程例を説明す
る回路図、第１４図はFET及びダイオードの熱
結合の状況を示す図、第１５図は熱結合の有無に
よる負荷電圧波形図、第１６図は本発明の一実施
例を示す回路図、第１７図は本発明の一実施例に
のFETとダイオードの熱結合を示す図である。 １……交流電源、４……負荷、９……固定抵抗
器、１０……可変抵抗器、１１……ダイオードブ
リツジ、１２……パワーMOSFET、１８……ダ
イオード、１９−１……ダイオード、１８−Ｎ…
…オード、１９……FETブロツク、２０……放
熱器、２１……接着剤、２２……プリント配線
板。

Claims (1)

【特許請求の範囲】
1. １ ダイオードブリツジの交流入力の一端は負荷
   を介して、また他端は直接単相交流電源に、それ
   ぞれ接続し、前記ダイオードブリツジの直流出力
   にはパワーMOS FETのドレイン及び、ソース
   を接続し、前記ドレイン及びソース間に、固定抵
   抗器及び可変抵抗器及び１個または複数個のダイ
   オードを直列に配置したゲートバイアス回路を接
   続し、更に前記固定抵抗器及び可変抵抗器の接続
   点に前記パワーMOS FETのゲートを接続し、
   前記可変抵抗器の抵抗値を可変することにより、
   前記負荷に印加される電圧を可変する構成とする
   とともに、前記パワーMOS FET及び前記１個
   または複数個のダイオードを同一プリント配線板
   上に配置し、前記ダイオードのうち、少なくとも
   一本のダイオードを前記パワーMOS FETのパ
   ツケージに、接着手段により熱結合した電子式交
   流電圧可変装置。