JPH0475708B2 - - Google Patents
Info
- Publication number
- JPH0475708B2 JPH0475708B2 JP58141724A JP14172483A JPH0475708B2 JP H0475708 B2 JPH0475708 B2 JP H0475708B2 JP 58141724 A JP58141724 A JP 58141724A JP 14172483 A JP14172483 A JP 14172483A JP H0475708 B2 JPH0475708 B2 JP H0475708B2
- Authority
- JP
- Japan
- Prior art keywords
- flop
- flip
- field
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 13
- 230000000737 periodic effect Effects 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はVTRにおけるサーボ回路の制御の誤
動作を防止するフイールド判別装置に係わる。
動作を防止するフイールド判別装置に係わる。
(ロ) 従来例
一般に映像情報の磁気記録再生を行うVTRに
おいて、記録時磁気テープ１にはテープは左方向
に走行しているとき、ビデオヘツドは斜め左上に
向つて各映像トラツクＡ、A′、Ｂ、B′……に映
像信号を記録すると共に、コントロールトラツク
には第２図に示すように前記フイールド毎にコン
トロール信号を垂直同期分離した信号を用いてビ
デオトラツク幅に相当するピツチで記録する。
おいて、記録時磁気テープ１にはテープは左方向
に走行しているとき、ビデオヘツドは斜め左上に
向つて各映像トラツクＡ、A′、Ｂ、B′……に映
像信号を記録すると共に、コントロールトラツク
には第２図に示すように前記フイールド毎にコン
トロール信号を垂直同期分離した信号を用いてビ
デオトラツク幅に相当するピツチで記録する。
ここでＡ、A′という情報からＢ、B′という情
報のつなぎ録りを行おうとするとき、前記コント
ロール信号は、垂直同期信号の1/2の周期で発生
し、該垂直同期信号の位置が所定の位置に存在
し、又A′とＢとのフイールド関係が第１と第２
もしくは第２と第１フイールドのように継つた場
合は、再生画面上画質的な乱れは全く除去するこ
とができる。
報のつなぎ録りを行おうとするとき、前記コント
ロール信号は、垂直同期信号の1/2の周期で発生
し、該垂直同期信号の位置が所定の位置に存在
し、又A′とＢとのフイールド関係が第１と第２
もしくは第２と第１フイールドのように継つた場
合は、再生画面上画質的な乱れは全く除去するこ
とができる。
ところがA′とＢとのフイールド関係が同一フ
イールドで継つた場合、A′とＢとでＨ水平周期
信号の連続性が1/2Ｈずれることになり、テレビ
画面上部で曲りを生ずるスキユー歪が発生する。
イールドで継つた場合、A′とＢとでＨ水平周期
信号の連続性が1/2Ｈずれることになり、テレビ
画面上部で曲りを生ずるスキユー歪が発生する。
そこで従来第３図に示す如く、つなぎ録りの際
には、フイールド合せをすることが要求されるこ
とから、複合同期信号供給手段１から垂直同期分
離回路２に複合同期信号（第１フイールドの場合
第４図イ、第２フイールドの場合第４図ニ）を加
えると、1/2Ｈ阻止回路３を介して水平周期信号
発生回路４から水平周期連続信号（第１フイール
ドに対しては第４図ロ、第２フイールドに対して
は第４図ホが現われる。
には、フイールド合せをすることが要求されるこ
とから、複合同期信号供給手段１から垂直同期分
離回路２に複合同期信号（第１フイールドの場合
第４図イ、第２フイールドの場合第４図ニ）を加
えると、1/2Ｈ阻止回路３を介して水平周期信号
発生回路４から水平周期連続信号（第１フイール
ドに対しては第４図ロ、第２フイールドに対して
は第４図ホが現われる。
従つて前記第４図ロ及びハに示された電圧を
ANDゲート５に、一方第４図ホ及びヘに示す電
圧が複合ゲート６に加えられるので、その出力が
Ｓ−Ｒフリツプフロツプ７に加えられ、その出力
端子８から第４図トに示した出力即ち第１図に示
した第１フイールドに対応する期間はハイ（Ｈ）
レベル、第２フイールドに対応する期間はロ−
（Ｌ）レベルの判別出力が現われる。この信号を
用いて、サーボ系を制御し、またコントロール信
号を記録することにより、つなぎ撮り時に発生す
るスキユー歪をなくすことが可能となる。
ANDゲート５に、一方第４図ホ及びヘに示す電
圧が複合ゲート６に加えられるので、その出力が
Ｓ−Ｒフリツプフロツプ７に加えられ、その出力
端子８から第４図トに示した出力即ち第１図に示
した第１フイールドに対応する期間はハイ（Ｈ）
レベル、第２フイールドに対応する期間はロ−
（Ｌ）レベルの判別出力が現われる。この信号を
用いて、サーボ系を制御し、またコントロール信
号を記録することにより、つなぎ撮り時に発生す
るスキユー歪をなくすことが可能となる。
ところが第４図ヘの破線で示すように、垂直同
期分離回路２において外来ノイズや弱電界による
影響で、所定の位置からずれた位置に垂直同期信
号が現われると、前記ゲート６からの出力が現わ
れず、これに伴つて第２フイールドの期間になつ
てもS′−Ｒフリツプフロツプ７が反転しないの
で、第４図トの破線で示す通り、第２フイールド
の期間でもハイ（Ｈ）レベルの出力が端子８から
現われ、従つて垂直同期信号を1/2に分周するこ
とができなくなる。
期分離回路２において外来ノイズや弱電界による
影響で、所定の位置からずれた位置に垂直同期信
号が現われると、前記ゲート６からの出力が現わ
れず、これに伴つて第２フイールドの期間になつ
てもS′−Ｒフリツプフロツプ７が反転しないの
で、第４図トの破線で示す通り、第２フイールド
の期間でもハイ（Ｈ）レベルの出力が端子８から
現われ、従つて垂直同期信号を1/2に分周するこ
とができなくなる。
斯る信号がサーボ回路（図示せず）に導かれる
と、キヤプスタン及びシリンダサーボ系が大きく
乱れて誤動作し再生時の画面の乱れの原因とな
る。
と、キヤプスタン及びシリンダサーボ系が大きく
乱れて誤動作し再生時の画面の乱れの原因とな
る。
(ハ) 発明の目的
本発明は、従来のつなぎ録り時のフイ−ルド判
別出力をフイールド毎に確実に反転させ、サーボ
系の乱れによる誤動作を除去し、再生時の画面の
乱れを防止することを目的とする。
別出力をフイールド毎に確実に反転させ、サーボ
系の乱れによる誤動作を除去し、再生時の画面の
乱れを防止することを目的とする。
(ニ) 発明の構成
本発明は、複合同期信号供給手段と、垂直同期
分離回路と、1/2Ｈ阻止回路と、水平周期信号発
生回路と、前記垂直同期信号分離回路及び水平周
期信号発生回路の各出力側に接続した第１及び第
２の論理積手段と、該第１及び第２の論理積手段
の出力側を一方は直接、他方は遅延回路を介して
Ｓ−Ｒフリツプフロツプの入力端子にそれぞれ接
続し、該Ｓ−Ｒフリツプフロツプの出力端子と前
記ANDゲートの出力端を第３のANDゲートの入
力に接続し、その出力をＴーフリツプフロツプの
入力端子に接続し、該Ｔーフリツプフロツプの出
力端子よりフイールド判別パルスを導出する構成
である。
分離回路と、1/2Ｈ阻止回路と、水平周期信号発
生回路と、前記垂直同期信号分離回路及び水平周
期信号発生回路の各出力側に接続した第１及び第
２の論理積手段と、該第１及び第２の論理積手段
の出力側を一方は直接、他方は遅延回路を介して
Ｓ−Ｒフリツプフロツプの入力端子にそれぞれ接
続し、該Ｓ−Ｒフリツプフロツプの出力端子と前
記ANDゲートの出力端を第３のANDゲートの入
力に接続し、その出力をＴーフリツプフロツプの
入力端子に接続し、該Ｔーフリツプフロツプの出
力端子よりフイールド判別パルスを導出する構成
である。
(ホ) 実施例
図面に従つて本発明を説明すると、第５図は本
発明のVTRのフイールド判別装置を示すブロツ
ク図、第６図は同装置のダイミングチヤートを示
し、第５図において、第３図における素子と同一
のものについては同一図番を付してある。
発明のVTRのフイールド判別装置を示すブロツ
ク図、第６図は同装置のダイミングチヤートを示
し、第５図において、第３図における素子と同一
のものについては同一図番を付してある。
第５図において、９は遅延回路、１０はAND
ゲートで、その入力側に前記ANDゲート５及び
複合ゲート６の出力側が接続されており、１１は
Ｔ−フリツプフロツプで、Ｔ端子に前記垂直同期
分離回路２の出力側が、Ｒ端子に前記ANDゲー
ト１０の出力側が接続され、該Ｔ−フリツプフロ
ツプ１１のＱ端子に出力端子１２が設けられてい
る。
ゲートで、その入力側に前記ANDゲート５及び
複合ゲート６の出力側が接続されており、１１は
Ｔ−フリツプフロツプで、Ｔ端子に前記垂直同期
分離回路２の出力側が、Ｒ端子に前記ANDゲー
ト１０の出力側が接続され、該Ｔ−フリツプフロ
ツプ１１のＱ端子に出力端子１２が設けられてい
る。
次に本発明の動作について、第６図のタイミン
グチヤートを用いながら説明する。第６図におい
てイは第２フイールドに相当するフイールドパル
ス、ロは第１フイールドに相当するフイールドパ
ルス、ハはＲ−Ｓフリツプフロツプ７のＱ出力、
ニはＴ−フリツプフロツプ１１のＴ端子入力、(ホ)
はANDゲート１０の出力、(ヘ)はＴ−フリツプフ
ロツプ１１の出力を示す。
グチヤートを用いながら説明する。第６図におい
てイは第２フイールドに相当するフイールドパル
ス、ロは第１フイールドに相当するフイールドパ
ルス、ハはＲ−Ｓフリツプフロツプ７のＱ出力、
ニはＴ−フリツプフロツプ１１のＴ端子入力、(ホ)
はANDゲート１０の出力、(ヘ)はＴ−フリツプフ
ロツプ１１の出力を示す。
前記タイミングチヤートにおいて、最初の３垂
直期間は正常入力を示し、タイミングa2では第１
フイールドパルスを検出すべきところ、第２フイ
ールドパルスとなつてしまつた場合、タイミング
b5では第２フイールドパルスを検出すべきとこ
ろ、第１フイールドパルスを検出してしまつた場
合を示してある。
直期間は正常入力を示し、タイミングa2では第１
フイールドパルスを検出すべきところ、第２フイ
ールドパルスとなつてしまつた場合、タイミング
b5では第２フイールドパルスを検出すべきとこ
ろ、第１フイールドパルスを検出してしまつた場
合を示してある。
今第５図において入力端子１３に複合映像信号
が加わり、複合同期信号供給手段１から得られた
複合同期信号から垂直同期分離回路にて垂直同期
信号を導出し、複合ゲート６に加える。一方前記
複合同期信号回路１の出力は1/2Ｈ阻止回路３に
よつて等化パルス期間における1/2Ｈ信号を除去
し、水平周期信号発生回路４から、水平周期連続
信号を導出し、ANDゲート５に加え、一方垂直
同期分離回路２からは、垂直同期信号が導出さ
れ、複合ゲート６に加えられる。
が加わり、複合同期信号供給手段１から得られた
複合同期信号から垂直同期分離回路にて垂直同期
信号を導出し、複合ゲート６に加える。一方前記
複合同期信号回路１の出力は1/2Ｈ阻止回路３に
よつて等化パルス期間における1/2Ｈ信号を除去
し、水平周期信号発生回路４から、水平周期連続
信号を導出し、ANDゲート５に加え、一方垂直
同期分離回路２からは、垂直同期信号が導出さ
れ、複合ゲート６に加えられる。
ここでANDゲート５の出力は、水平周期連続
信号及び垂直同期信号が共にハイＨレベル期間の
みに現われ、一方複合ゲート６の出力は、前記水
平周期連続信号の反転信号と垂直同期信号がハイ
Ｈレベルのときのみに現われる。前記ANDゲー
ト５の出力は時間Td分遅延回路９にて遅延され、
前者が第２フイールド、後者が第１フイールド用
の各パルスとして生成され、これらによりＲ−Ｓ
フリツプフロツプ７はセツト又はリセツトされ
る。その結果前記Ｒ−Ｓフリツプフロツプ７は第
６図ハに示す通り、第２フイールドパルス（第６
図イ）のb1で立上り（セツトされ）、次に第１フ
イールドパルス（第６図ロ）のa1から遅延回路９
にて遅延時間（Td）後立下り（リセツトされ）、
再び第２フイールドパルスb2にて立上り（セツト
され）、仮に第１フイールドパルスのパルスa2が
弱電界の影響等によつて欠落した場合でもハイＨ
レベルを保ち、第１フイールドパルスa3のTd分
遅延されたタイミングにて立下る（リセツトされ
る。
信号及び垂直同期信号が共にハイＨレベル期間の
みに現われ、一方複合ゲート６の出力は、前記水
平周期連続信号の反転信号と垂直同期信号がハイ
Ｈレベルのときのみに現われる。前記ANDゲー
ト５の出力は時間Td分遅延回路９にて遅延され、
前者が第２フイールド、後者が第１フイールド用
の各パルスとして生成され、これらによりＲ−Ｓ
フリツプフロツプ７はセツト又はリセツトされ
る。その結果前記Ｒ−Ｓフリツプフロツプ７は第
６図ハに示す通り、第２フイールドパルス（第６
図イ）のb1で立上り（セツトされ）、次に第１フ
イールドパルス（第６図ロ）のa1から遅延回路９
にて遅延時間（Td）後立下り（リセツトされ）、
再び第２フイールドパルスb2にて立上り（セツト
され）、仮に第１フイールドパルスのパルスa2が
弱電界の影響等によつて欠落した場合でもハイＨ
レベルを保ち、第１フイールドパルスa3のTd分
遅延されたタイミングにて立下る（リセツトされ
る。
このときＴ−フリツプフロツプ１１のＴ端子は
第６図ニに示す如く垂直同期信号が印加されてお
り、またANDゲート１０の出力は第６図ホに示
す波形となり、第２フイールドパルスが入力され
た次の第１フイールドパルスでハイＨレベルとな
る。従つてＴ−フリツプフロツプ１１のリセツト
はかかることなく、垂直同期パルス（第６図ホ）
がＴ端子に入力される毎に反転を繰返し、出力端
子１２からは判別出力（第６図ヘの方形波）が現
われる。
第６図ニに示す如く垂直同期信号が印加されてお
り、またANDゲート１０の出力は第６図ホに示
す波形となり、第２フイールドパルスが入力され
た次の第１フイールドパルスでハイＨレベルとな
る。従つてＴ−フリツプフロツプ１１のリセツト
はかかることなく、垂直同期パルス（第６図ホ）
がＴ端子に入力される毎に反転を繰返し、出力端
子１２からは判別出力（第６図ヘの方形波）が現
われる。
前述の第６図ロで第１フイールドパルスの中で
a2の欠落を説明したが、第２フイールドパルスの
中でb3，b4の次のb5が欠落した場合も、Ｒ−Ｓフ
リツプフロツプ７はロ−Ｌレベルを保持したまま
で反転せず、前述と併せて、フイールド判別時に
何らかの異常が発生し、第１フイールドパルス、
第２フイールドパルスが順次選択されない場合で
も恰も判別パルスとして出力が現われる。
a2の欠落を説明したが、第２フイールドパルスの
中でb3，b4の次のb5が欠落した場合も、Ｒ−Ｓフ
リツプフロツプ７はロ−Ｌレベルを保持したまま
で反転せず、前述と併せて、フイールド判別時に
何らかの異常が発生し、第１フイールドパルス、
第２フイールドパルスが順次選択されない場合で
も恰も判別パルスとして出力が現われる。
従つて斬る出力をサーボシステム回路に加えれ
ば、安定した記録、再生が行える。
ば、安定した記録、再生が行える。
(ヘ) 発明の効果
本発明によれば、弱電界等の影響により、フイ
ールドパルスの一部が欠落し、第１フイールドパ
ルスと第２フイールドパルスが順次選択されない
場合でもフイールド判別パルスは所定の極性にて
現われ、従来のようにサーボ系の乱れは未然に防
止できると共に画面の乱れを生じることもない。
ールドパルスの一部が欠落し、第１フイールドパ
ルスと第２フイールドパルスが順次選択されない
場合でもフイールド判別パルスは所定の極性にて
現われ、従来のようにサーボ系の乱れは未然に防
止できると共に画面の乱れを生じることもない。
第１図はVTRのフイールド判別装置を説明す
るための説明図、第２図はコントロールパルス波
形、第３図は従来のVTRのフイールド判別装置
を示すブロツク図、第４図は第３図における同装
置のタイミングチヤート、第５図は本発明の同装
置のブロツク図、第６図は第５図における同装置
のタイミングチヤートを示す。 主な図番の説明 １……複合同期信号供給手段、２……垂直同期
分離回路、３……1/2Ｈ阻止回路、４……水平周
期信号発生回路、５，１０……ANDゲート、６
……複合ゲート、７……Ｓ−Ｒフリツプフロツ
プ、９……遅延回路、１１……Ｔ−フリツプフロ
ツプ、１２……出力端子。
るための説明図、第２図はコントロールパルス波
形、第３図は従来のVTRのフイールド判別装置
を示すブロツク図、第４図は第３図における同装
置のタイミングチヤート、第５図は本発明の同装
置のブロツク図、第６図は第５図における同装置
のタイミングチヤートを示す。 主な図番の説明 １……複合同期信号供給手段、２……垂直同期
分離回路、３……1/2Ｈ阻止回路、４……水平周
期信号発生回路、５，１０……ANDゲート、６
……複合ゲート、７……Ｓ−Ｒフリツプフロツ
プ、９……遅延回路、１１……Ｔ−フリツプフロ
ツプ、１２……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 複合同期信号供給手段と、垂直同期分離回路
と、1/2Ｈ阻止回路と、水平周期信号発生回路と、
前記垂直同期分離回路及び水平周期信号発生回路
の各出力側に接続した第１及び第２の論理積手段
と、該第１、第２の論理積手段の一方の出力側に
入力端子のセツト側が接続された他の出力側に遅
延回路を介してリセツト側に接続されたＳ−Ｒフ
リツプフロツプと、該Ｓ−Ｒフリツプフロツプの
出力端子及び前記論理積手段の他方の出力側がそ
の入力側に接続された第３の論理積手段と、前記
垂直同期分離回路の出力側及び前記第３の論理積
手段の出力側が接続されたＴ−フリツプフロツプ
とより成り、該Ｔ−フリツプフロツプの出力端子
よりフイールド判別パルスを導出することを特徴
としたVTRのフイールド判別装置。 ２ 特許請求の範囲第１項において、前記垂直同
期分離回路の出力端を前記Ｔ−フリツプフロツプ
のＴ端子に、前記第３の論理積の出力端を前記Ｔ
−フリツプフロツプのＲ端子に接続し、前記Ｔ−
フリツプフロツプの出力端よりフイールド判別パ
ルスを導出することを特徴としたVTRのフイー
ルド判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141724A JPS6032492A (ja) | 1983-08-01 | 1983-08-01 | Ｖｔｒのフィ−ルド判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141724A JPS6032492A (ja) | 1983-08-01 | 1983-08-01 | Ｖｔｒのフィ−ルド判別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6032492A JPS6032492A (ja) | 1985-02-19 |
| JPH0475708B2 true JPH0475708B2 (ja) | 1992-12-01 |
Family
ID=15298725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58141724A Granted JPS6032492A (ja) | 1983-08-01 | 1983-08-01 | Ｖｔｒのフィ−ルド判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032492A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4651867B2 (ja) * | 2001-06-20 | 2011-03-16 | 株式会社アルファシビルエンジニアリング | 刃口掘削装置 |
-
1983
- 1983-08-01 JP JP58141724A patent/JPS6032492A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6032492A (ja) | 1985-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4238770A (en) | Vertical synchronizing signal detector circuit | |
| US4052733A (en) | Pal four-frame subcarrier phase detector | |
| US5305106A (en) | Image signal reproducing apparatus having a synchronizing signal generator | |
| JPS58186279A (ja) | デジタルｖｔｒ | |
| JPS61281688A (ja) | 磁気記録再生装置の疑似垂直同期信号生成方法及び疑似垂直同期信号生成回路 | |
| JPH0132709B2 (ja) | ||
| GB2085260A (en) | Synchronizing signal detection protective circuit | |
| JPH0475708B2 (ja) | ||
| US4376954A (en) | Slow down processor for video disc mastering having color phase error detector/corrector | |
| US5239422A (en) | Rotary head type digital magnetic recording-reproducing apparatus | |
| JPH025354B2 (ja) | ||
| JP3093255B2 (ja) | ビデオ信号記録装置 | |
| JP2757390B2 (ja) | 映像信号記録再生装置 | |
| JP2783607B2 (ja) | 同期信号発生器 | |
| JPH0232834B2 (ja) | ||
| JPS587988A (ja) | 磁気記録再生装置 | |
| JPH03792Y2 (ja) | ||
| JP2783608B2 (ja) | 同期信号発生器 | |
| JPS59191983A (ja) | 磁気記録再生装置の静止画再生装置 | |
| JPS60251552A (ja) | 記録再生装置 | |
| JPH0546756B2 (ja) | ||
| JPH0527309B2 (ja) | ||
| JPS59231988A (ja) | クロマ位相補正回路 | |
| JPH0145152B2 (ja) | ||
| JPH0220180A (ja) | 磁気記録再生装置 |