JPH047587B2 - - Google Patents
Info
- Publication number
- JPH047587B2 JPH047587B2 JP59227013A JP22701384A JPH047587B2 JP H047587 B2 JPH047587 B2 JP H047587B2 JP 59227013 A JP59227013 A JP 59227013A JP 22701384 A JP22701384 A JP 22701384A JP H047587 B2 JPH047587 B2 JP H047587B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- beam exposure
- substrate
- layer
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、クローム等を含有するガリウムヒ素
等半絶縁性半導体基板に対してなす電子ビーム露
光方法の改良に関する。特に、電子ビーム露光の
実行にともなつて発生する基板のチヤージアツプ
を防止し正確なパターンに露光することを可能に
する改良に関する。
等半絶縁性半導体基板に対してなす電子ビーム露
光方法の改良に関する。特に、電子ビーム露光の
実行にともなつて発生する基板のチヤージアツプ
を防止し正確なパターンに露光することを可能に
する改良に関する。
電子ビーム露光方法は、電子線レジスト膜の所
望の領域に、細い電子ビームを照射することによ
り微細なパターンを正確に描画しうる特徴があ
る。しかし、電子は荷電粒子であるから、露光さ
れる基板が導電性であり、かつ、外部導通路と接
続されていないかぎり、基板に電荷が蓄積して基
板の電位を高めるチヤージアツプ現象を避け難
い。このチヤージアツプ現象が発生すると、電子
ビームが偏向されて正確なパターン描画が困難に
なるので、電子ビーム露光方法においては、チヤ
ージアツプを防止する措置が必要である。
望の領域に、細い電子ビームを照射することによ
り微細なパターンを正確に描画しうる特徴があ
る。しかし、電子は荷電粒子であるから、露光さ
れる基板が導電性であり、かつ、外部導通路と接
続されていないかぎり、基板に電荷が蓄積して基
板の電位を高めるチヤージアツプ現象を避け難
い。このチヤージアツプ現象が発生すると、電子
ビームが偏向されて正確なパターン描画が困難に
なるので、電子ビーム露光方法においては、チヤ
ージアツプを防止する措置が必要である。
この要請に応える手法として従来二つの手法が
知られている。その一つは、クロームのドープさ
れたガリウムヒ素等半絶縁性の半導体基板に電子
ビーム露光を実行する場合、その半絶縁性基板上
全面に導電体層を堆積し、この堆積層を外部導通
端子と接続し、これを通じて電荷を放電させてチ
ヤージアツプを防止し、電子ビーム露光完了後
に、この導電体層を除去し、さらに、露光した基
板の処理をなすものであり、他は、半絶縁性基板
の裏面に導電体層を堆積形成し、この導電体層を
接地する等外部導通端子と接続しておき、電子ビ
ーム露光にともなつて基板表面に打ち込まれ基板
を貫通して裏面の導電体層に到達した電荷を放電
させて、チヤージアツプを防止するものである。
知られている。その一つは、クロームのドープさ
れたガリウムヒ素等半絶縁性の半導体基板に電子
ビーム露光を実行する場合、その半絶縁性基板上
全面に導電体層を堆積し、この堆積層を外部導通
端子と接続し、これを通じて電荷を放電させてチ
ヤージアツプを防止し、電子ビーム露光完了後
に、この導電体層を除去し、さらに、露光した基
板の処理をなすものであり、他は、半絶縁性基板
の裏面に導電体層を堆積形成し、この導電体層を
接地する等外部導通端子と接続しておき、電子ビ
ーム露光にともなつて基板表面に打ち込まれ基板
を貫通して裏面の導電体層に到達した電荷を放電
させて、チヤージアツプを防止するものである。
〔発明が解決しようとする問題点〕
前記の従来技術のうち、第１の手法において
は、プロセスが複雑であり、また、導電体層の形
成・除去等の工程においては基板との反応の発生
を防止する必要があるから、かゝる性質の導電性
材料の選択が容易ではないという欠点がある。ま
た、第２の手法においては低濃度でもコンタクト
抵抗が小さく、基板との密着性が良好であり、表
面デバイス形成時の耐エツチング性がよい等の性
質を有する導電性材料を選択する必要があり、メ
タル材料の選択に制限があるという欠点がある。
は、プロセスが複雑であり、また、導電体層の形
成・除去等の工程においては基板との反応の発生
を防止する必要があるから、かゝる性質の導電性
材料の選択が容易ではないという欠点がある。ま
た、第２の手法においては低濃度でもコンタクト
抵抗が小さく、基板との密着性が良好であり、表
面デバイス形成時の耐エツチング性がよい等の性
質を有する導電性材料を選択する必要があり、メ
タル材料の選択に制限があるという欠点がある。
本発明は、上記の欠点を解消して、クローム等
を含有するガリウムヒ素等半絶縁性半導体基板に
対して適用しうる電子ビーム露光方法を提供する
ものであり、その手段は、半絶縁性半導体基板に
対してなす電子ビーム露光方法において、前記半
絶縁性半導体基板上に導電性半導体層を形成し、
該導電性半導体層をスクライブライン領域上と素
子形成予定領域上とこれらを繋ぐ領域上とに残置
してそれ以外の領域から除去し、該残置された導
電性半導体層と外部導通端子とを接続して電子ビ
ーム露光をなすことを特徴とする電子ビーム露光
方法と、半絶縁性半導体基板に対してなす電子ビ
ーム露光方法において、前記半絶縁半導体基板の
裏面に不純物を導入して高不純物層を形成し、該
高不純物層と外部導通端子とを接続して電子ビー
ム露光をなすことを特徴とする電子ビーム露光方
法とにある。
を含有するガリウムヒ素等半絶縁性半導体基板に
対して適用しうる電子ビーム露光方法を提供する
ものであり、その手段は、半絶縁性半導体基板に
対してなす電子ビーム露光方法において、前記半
絶縁性半導体基板上に導電性半導体層を形成し、
該導電性半導体層をスクライブライン領域上と素
子形成予定領域上とこれらを繋ぐ領域上とに残置
してそれ以外の領域から除去し、該残置された導
電性半導体層と外部導通端子とを接続して電子ビ
ーム露光をなすことを特徴とする電子ビーム露光
方法と、半絶縁性半導体基板に対してなす電子ビ
ーム露光方法において、前記半絶縁半導体基板の
裏面に不純物を導入して高不純物層を形成し、該
高不純物層と外部導通端子とを接続して電子ビー
ム露光をなすことを特徴とする電子ビーム露光方
法とにある。
第１の発明（特許請求の範囲第１項）において
は、スクライブラインが半導体装置において必須
であり、しかも、これは素子形成後に除去される
ものである点に着目してなされたものであり、半
絶縁性半導体基板上に動作層をなす導電性半導体
層を形成してこれをメサ状にエツチするとき、導
電性半導体層をスクライブライン領域に残し、さ
らに、この残された導電性半導体層と動作層とを
接続する領域にも導電性半導体層を残しておき、
動作層をなす導電性半導体層に対してスクライブ
ラインと外部接続端子を接続した状態で電子ビー
ム露光をなすこととし、電子ビーム露光したと
き、この導電性半導体層に蓄積する電荷を、これ
らの導電性経路を介して外部導通端子に放電させ
てチヤージアツプ現象の発生を防止し、正確なパ
ターニングを実現するものである。
は、スクライブラインが半導体装置において必須
であり、しかも、これは素子形成後に除去される
ものである点に着目してなされたものであり、半
絶縁性半導体基板上に動作層をなす導電性半導体
層を形成してこれをメサ状にエツチするとき、導
電性半導体層をスクライブライン領域に残し、さ
らに、この残された導電性半導体層と動作層とを
接続する領域にも導電性半導体層を残しておき、
動作層をなす導電性半導体層に対してスクライブ
ラインと外部接続端子を接続した状態で電子ビー
ム露光をなすこととし、電子ビーム露光したと
き、この導電性半導体層に蓄積する電荷を、これ
らの導電性経路を介して外部導通端子に放電させ
てチヤージアツプ現象の発生を防止し、正確なパ
ターニングを実現するものである。
第２の発明（特許請求の範囲第２項）において
は、イオン注入法等を使用して半絶縁半導体基板
の裏面に不純物を導入して低電気抵抗の高不純物
層を形成し、この層と外部接続端子とを接続した
状態で電子ビーム露光をなすこととし、電子ビー
ム露光にともなつて基板表面に打ち込まれた電荷
を、基板を貫通して裏面に到達させ上記の低電気
抵抗層を介して外部に放電させてチヤージアツプ
現象の発生を防止し正確なパターニングを実現す
るものである。
は、イオン注入法等を使用して半絶縁半導体基板
の裏面に不純物を導入して低電気抵抗の高不純物
層を形成し、この層と外部接続端子とを接続した
状態で電子ビーム露光をなすこととし、電子ビー
ム露光にともなつて基板表面に打ち込まれた電荷
を、基板を貫通して裏面に到達させ上記の低電気
抵抗層を介して外部に放電させてチヤージアツプ
現象の発生を防止し正確なパターニングを実現す
るものである。
以下、図面を参照しつゝ、本出願に係るそれぞ
れの発明の実施例について、さらに説明する。
れの発明の実施例について、さらに説明する。
第２図、第３図参照
第２図は平面図であり、第３図はそのＡ−Ａ断
面図である。
面図である。
半絶縁性ガリウムヒ素基板１上に気相成長法等
を使用してｎ型のガリウムヒ素層２を厚さ5000〓
程度に形成する。フオトリソグラフイー法を使用
して、ｎ型のガリウム素層２上に、素子形成予定
領域３とスクライブライン領域４とこれらを繋ぐ
導通路形成予定領域５とに、図示するようにレジ
ストマスク６を形成し、このレジストマスク６を
使用してｎ型のガリウムヒ素層２をエツチング除
去する。
を使用してｎ型のガリウムヒ素層２を厚さ5000〓
程度に形成する。フオトリソグラフイー法を使用
して、ｎ型のガリウム素層２上に、素子形成予定
領域３とスクライブライン領域４とこれらを繋ぐ
導通路形成予定領域５とに、図示するようにレジ
ストマスク６を形成し、このレジストマスク６を
使用してｎ型のガリウムヒ素層２をエツチング除
去する。
第１図ａ参照
使用済みのレジストマスク６を溶解除去した
後、素子形成予定領域３とスクライブライン領域
４と導通路形成予定領域５とによりなる電荷放電
路を外部導通端子７を介して接地した状態におい
て電子ビーム露光をなす。
後、素子形成予定領域３とスクライブライン領域
４と導通路形成予定領域５とによりなる電荷放電
路を外部導通端子７を介して接地した状態におい
て電子ビーム露光をなす。
電子ビームによつて運ばれた電荷は、上記の電
荷放電路を介して大地に放電されるので、チヤー
ジアツプ現象は発生せず、正確なパターンに露光
がなされる。また、素子形成工程完了後、スクラ
イブラインは切除されるので、何らの付加的作業
を必要とはしない。
荷放電路を介して大地に放電されるので、チヤー
ジアツプ現象は発生せず、正確なパターンに露光
がなされる。また、素子形成工程完了後、スクラ
イブラインは切除されるので、何らの付加的作業
を必要とはしない。
第１図ｂ参照
半絶縁性ガリウムヒ素基板１上に気相成長法等
を使用してｎ型のガリウムヒ素層２を厚さ5000〓
程度に形成する。基板１の裏面にシリコン等を深
さ500〓程度に薄くイオン注入して1018cm-3程度
にシリコンを含む高不純物濃度低電気抵抗領域１
ａを形成する。
を使用してｎ型のガリウムヒ素層２を厚さ5000〓
程度に形成する。基板１の裏面にシリコン等を深
さ500〓程度に薄くイオン注入して1018cm-3程度
にシリコンを含む高不純物濃度低電気抵抗領域１
ａを形成する。
この高不純物濃度低電気抵抗領域１ａを外部導
通路端子７を介して接地した状態において電子ビ
ーム露光をなす。
通路端子７を介して接地した状態において電子ビ
ーム露光をなす。
電子ビームによつて運ばれた電荷は基板１を貫
通して高不純物濃度低電気抵抗領域１ａに到達
し、外部導通路端子７を介して大地に放電される
ので、チヤージアツプ現象は発生せず、正確なパ
ターンに露光がなされる。また、高不純物濃度低
電気抵抗領域１ａを除去する必要はとくにない。
通して高不純物濃度低電気抵抗領域１ａに到達
し、外部導通路端子７を介して大地に放電される
ので、チヤージアツプ現象は発生せず、正確なパ
ターンに露光がなされる。また、高不純物濃度低
電気抵抗領域１ａを除去する必要はとくにない。
以上説明せるとおり、本出願に係る第１の発明
にあつては、半絶縁性基板上に形成され動作層を
なす導電性半導体層が、素子形成予定領域のみな
らず、スクライブライン上とスクライブラインと
素子形成予定領域とを繋ぐ領域とに残置されてい
るので、これが電荷放電路を構成して、電子ビー
ムとともに運ばれた電荷が、この電荷放電路を介
して放電されるので、チヤージアツプ現象の発生
が有効に防止される。そして、プロセスは簡略に
なり、全く付加的要素を必要とせず、しかも、ス
クライブラインは工程完了後切断するものである
から何らの後処理も必要としない利益もある。ま
た、第２の発明にあつては、動作層をなす導電性
半導体層がその上に形成されている半絶縁性基板
の裏面に、イオン注入法等をもつて不純物が導入
されて高不純物濃度低電気抵抗領域が形成されて
おり、半導体基板の厚さは薄いので電子ビームと
ともに運ばれた電荷は容易に半導体基板を貫通し
て高不純物濃度低電気抵抗領域に到達して放電さ
れるので、チヤージアツプ現象の発生が有効に防
止される。そして、この場合、別個の導電体層を
堆積付加するものではないから材料選択上の問題
から開放され、電気抵抗も十分小さくすることが
でき、従来技術に係る欠点は一切解消される。
にあつては、半絶縁性基板上に形成され動作層を
なす導電性半導体層が、素子形成予定領域のみな
らず、スクライブライン上とスクライブラインと
素子形成予定領域とを繋ぐ領域とに残置されてい
るので、これが電荷放電路を構成して、電子ビー
ムとともに運ばれた電荷が、この電荷放電路を介
して放電されるので、チヤージアツプ現象の発生
が有効に防止される。そして、プロセスは簡略に
なり、全く付加的要素を必要とせず、しかも、ス
クライブラインは工程完了後切断するものである
から何らの後処理も必要としない利益もある。ま
た、第２の発明にあつては、動作層をなす導電性
半導体層がその上に形成されている半絶縁性基板
の裏面に、イオン注入法等をもつて不純物が導入
されて高不純物濃度低電気抵抗領域が形成されて
おり、半導体基板の厚さは薄いので電子ビームと
ともに運ばれた電荷は容易に半導体基板を貫通し
て高不純物濃度低電気抵抗領域に到達して放電さ
れるので、チヤージアツプ現象の発生が有効に防
止される。そして、この場合、別個の導電体層を
堆積付加するものではないから材料選択上の問題
から開放され、電気抵抗も十分小さくすることが
でき、従来技術に係る欠点は一切解消される。
第１図ａは第１の発明に係る電子ビーム露光方
法を示す基板平面図であり、第１図ｂは第２の発
明に係る電子ビーム露光方法を示す基板断面図で
ある。第２図および第３図は第１の発明の実施例
に係る電子ビーム露光方法の工程を示す基板平面
図とそのＡ−Ａ断面図である。 １……半絶縁性ガリウムヒ素基板、２……ｎ型
のガリウムヒ素層、３……素子形成予定領域、４
……スクライブライン領域、５……導通路形成予
定領域、６……レジストマスク、７……外部導通
端子、１ａ……高不純物濃度低電気抵抗領域。
法を示す基板平面図であり、第１図ｂは第２の発
明に係る電子ビーム露光方法を示す基板断面図で
ある。第２図および第３図は第１の発明の実施例
に係る電子ビーム露光方法の工程を示す基板平面
図とそのＡ−Ａ断面図である。 １……半絶縁性ガリウムヒ素基板、２……ｎ型
のガリウムヒ素層、３……素子形成予定領域、４
……スクライブライン領域、５……導通路形成予
定領域、６……レジストマスク、７……外部導通
端子、１ａ……高不純物濃度低電気抵抗領域。
Claims (1)
- 【特許請求の範囲】 １ 半絶縁性半導体基板に対してなす電子ビーム
露光方法において、前記半絶縁性半導体基板上に
導電性半導体層を形成し、該導電性半導体層をス
クライブライン領域上と素子形成予定領域上とこ
れらを繋ぐ領域上とに残置してそれ以外の領域か
ら除去し、該残置された導電性半導体層と外部導
通端子とを接続して電子ビーム露光をなすことを
特徴とする電子ビーム露光方法。 ２ 半絶縁性半導体基板に対してなす電子ビーム
露光方法において、前記半絶縁性半導体基板の裏
面に不純物を導入して高不純物層を形成し、該高
不純物層と外部導通端子とを接続して電子ビーム
露光をなすことを特徴とする電子ビーム露光方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227013A JPS61104617A (ja) | 1984-10-29 | 1984-10-29 | 電子ビ−ム露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227013A JPS61104617A (ja) | 1984-10-29 | 1984-10-29 | 電子ビ−ム露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61104617A JPS61104617A (ja) | 1986-05-22 |
| JPH047587B2 true JPH047587B2 (ja) | 1992-02-12 |
Family
ID=16854145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227013A Granted JPS61104617A (ja) | 1984-10-29 | 1984-10-29 | 電子ビ−ム露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61104617A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145046A (ja) * | 1997-11-13 | 1999-05-28 | Nec Corp | 半導体デバイスの製造方法 |
-
1984
- 1984-10-29 JP JP59227013A patent/JPS61104617A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61104617A (ja) | 1986-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| CA1092254A (en) | High power gallium arsenide schottky barrier field effect transistor made by electron lithography | |
| US3994758A (en) | Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection | |
| JPH0354464B2 (ja) | ||
| US4425573A (en) | Metal-semiconductor-field effect transistor (MESFET) with lightly doped drain contact region for higher voltage breakdown | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| DE1954694B2 (de) | Signalspeicherplatte für eine Aufnahmeröhre mit einer Elektronenstrahlquelle und Verfahren zu ihrer Herstellung | |
| JPH0136250B2 (ja) | ||
| JPS582076A (ja) | シヨツトキダイオ−ドの製造方法 | |
| EP0288681A1 (en) | Heterojunction bipolar transistor | |
| US5079609A (en) | Semiconductor device having dielectric breakdown protection element and method of fabricating same | |
| JPH047587B2 (ja) | ||
| EP0429697B1 (de) | Halbleiterscheibe mit dotiertem Ritzrahmen | |
| DE3115596C2 (ja) | ||
| JPH11167856A (ja) | 微小冷陰極およびその製造方法 | |
| JPH065682B2 (ja) | 半導体装置の製造方法 | |
| JPS58222553A (ja) | 半導体装置の製造方法 | |
| GB2070858A (en) | A shallow channel field effect transistor | |
| JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JP2710843B2 (ja) | 半導体装置の製造方法 | |
| JPS6196735A (ja) | 導体パタ−ン形成方法 | |
| JP2823833B2 (ja) | 化合物半導体デバイス及びその製造方法 | |
| JPS6257253B2 (ja) |