JPH0851190A - パッケージの電流負荷への複数の結合ワイヤを使用する集積パワー段の保護デバイス - Google Patents
パッケージの電流負荷への複数の結合ワイヤを使用する集積パワー段の保護デバイスInfo
- Publication number
- JPH0851190A JPH0851190A JP7183435A JP18343595A JPH0851190A JP H0851190 A JPH0851190 A JP H0851190A JP 7183435 A JP7183435 A JP 7183435A JP 18343595 A JP18343595 A JP 18343595A JP H0851190 A JPH0851190 A JP H0851190A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pads
- resistance
- value
- voltage regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/203—Electrical connections
- H10W44/206—Wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 パッドとリードを接続する結合ワイヤが最終
製品である集積回路の最終テスト時等に破損することが
あり、本発明はこの事態を検出できる電圧レギュレータ
ーを提供することを目的とする。 【構成】 パッド間の感知用電圧ディバイダーを構成す
る抵抗（Ｒ１及びＲ２）の値より少なくとも２桁小さい
抵抗（Ｒａ及びＲｂ）を有する接続経路を含む電圧レギ
ュレーター。
製品である集積回路の最終テスト時等に破損することが
あり、本発明はこの事態を検出できる電圧レギュレータ
ーを提供することを目的とする。 【構成】 パッド間の感知用電圧ディバイダーを構成す
る抵抗（Ｒ１及びＲ２）の値より少なくとも２桁小さい
抵抗（Ｒａ及びＲｂ）を有する接続経路を含む電圧レギ
ュレーター。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージの負荷の１
又は２以上の結合ワイヤの偶発的な損傷の場合の出力パ
ワーデバイスの集積性を保護する回路配置に関する。
又は２以上の結合ワイヤの偶発的な損傷の場合の出力パ
ワーデバイスの集積性を保護する回路配置に関する。
【０００２】
【従来技術及びその問題点】集積技術のコンスタントな
発展は、駆動回路と出力パワーデバイスの動作をコント
ロールするための回路を含む同じチップ上に出力パワー
段の集積を可能にしている。技術のコンスタントな改良
により、集積パワー段により伝達される電流のレベルも
継続的に増加している。その結果、集積回路のパッドを
パッケージのそれぞれのリードに接続するために使用さ
れる結合ワイヤの直径も、集積回路の金属化されたパッ
ド上及びパッケージの対応するリード又はピンの内端上
にワイヤを溶接するために使用される特殊な結合技術と
の適合性の限界まで増加している。
発展は、駆動回路と出力パワーデバイスの動作をコント
ロールするための回路を含む同じチップ上に出力パワー
段の集積を可能にしている。技術のコンスタントな改良
により、集積パワー段により伝達される電流のレベルも
継続的に増加している。その結果、集積回路のパッドを
パッケージのそれぞれのリードに接続するために使用さ
れる結合ワイヤの直径も、集積回路の金属化されたパッ
ド上及びパッケージの対応するリード又はピンの内端上
にワイヤを溶接するために使用される特殊な結合技術と
の適合性の限界まで増加している。
【０００３】比較的大きい直径の単一の結合ワイヤによ
り安全に取り扱うことのできる限界を越えて設計電流を
増加させるにつれ（特に公称短絡回路の場合）、互いに
並列な第２の又は複数の結合ワイヤを使用することが必
要になる。図１のダイアグラムに示すように、第１のも
のと同じように第２の結合ワイヤを十分なサイズの単一
のパッドに接続できる。この解決法は、例えば製造時の
重要な樹脂封入フェーズの間に、パッドと対応するパッ
ケージのリード間の１又は２以上の結合ワイヤの破損の
場合に、最終製品の破損テストでは破損は検出されず、
通常の操作の間に、過電流の場合にデバイスが損傷を受
けることがある。
り安全に取り扱うことのできる限界を越えて設計電流を
増加させるにつれ（特に公称短絡回路の場合）、互いに
並列な第２の又は複数の結合ワイヤを使用することが必
要になる。図１のダイアグラムに示すように、第１のも
のと同じように第２の結合ワイヤを十分なサイズの単一
のパッドに接続できる。この解決法は、例えば製造時の
重要な樹脂封入フェーズの間に、パッドと対応するパッ
ケージのリード間の１又は２以上の結合ワイヤの破損の
場合に、最終製品の破損テストでは破損は検出されず、
通常の操作の間に、過電流の場合にデバイスが損傷を受
けることがある。
【０００４】この問題点を回避するための既知技術は、
互いに並列で機能的に駆動されるｎ個のモジュールデバ
イスにパワーデバイスを分割することである（ここでｎ
は設計電流に依存する）。各モジュールパワー素子の各
電流ターミナルは、それぞれのパッドに接続され、次い
でこれは結合ワイヤを通してパッケージの単一の金属リ
ード又はピンに接続可能である。ｎ個のパッドは一緒に
なってモジュールとして集積されたパワーデバイスの電
流ターミナルを構成する。最終製品の最後のテストの
間、モジュールパワー素子はターンオンし、その直列抵
抗が測定される。全直列抵抗の期待値より大きい異例の
抵抗値は、恐らく対応する結合ワイヤの損傷に起因する
ｎ個の電流経路のうちの１又は２以上の遮断を示す。
互いに並列で機能的に駆動されるｎ個のモジュールデバ
イスにパワーデバイスを分割することである（ここでｎ
は設計電流に依存する）。各モジュールパワー素子の各
電流ターミナルは、それぞれのパッドに接続され、次い
でこれは結合ワイヤを通してパッケージの単一の金属リ
ード又はピンに接続可能である。ｎ個のパッドは一緒に
なってモジュールとして集積されたパワーデバイスの電
流ターミナルを構成する。最終製品の最後のテストの
間、モジュールパワー素子はターンオンし、その直列抵
抗が測定される。全直列抵抗の期待値より大きい異例の
抵抗値は、恐らく対応する結合ワイヤの損傷に起因する
ｎ個の電流経路のうちの１又は２以上の遮断を示す。
【０００５】他方、多くの出力パワー段は、例えば出力
電圧のレギュレーター回路を含む特殊なコントロール回
路を有している。一般に電圧レギュレーターは図３に示
すように、出力電圧を感知するために出力パッドに接続
された集積電圧ディバイダー（Ｒ１−Ｒ２）を使用す
る。それを通して感知用電圧ディバイダーが対応するパ
ッドに接続されているパッド接続用結合ワイヤの損傷の
場合、電圧レギュレーターは恰も出力電圧が低く従って
レギュレーターの出力を入力電圧に導くように反応す
る。この事態は、電圧レギュレーター回路の挙動の結果
として、励起が最早妨害されずこれによりバッテリーの
破壊を生じさせるような場合のオルタネーター用のレギ
ュレーターの場合に、劇的な効果を有する。
電圧のレギュレーター回路を含む特殊なコントロール回
路を有している。一般に電圧レギュレーターは図３に示
すように、出力電圧を感知するために出力パッドに接続
された集積電圧ディバイダー（Ｒ１−Ｒ２）を使用す
る。それを通して感知用電圧ディバイダーが対応するパ
ッドに接続されているパッド接続用結合ワイヤの損傷の
場合、電圧レギュレーターは恰も出力電圧が低く従って
レギュレーターの出力を入力電圧に導くように反応す
る。この事態は、電圧レギュレーター回路の挙動の結果
として、励起が最早妨害されずこれによりバッテリーの
破壊を生じさせるような場合のオルタネーター用のレギ
ュレーターの場合に、劇的な効果を有する。
【０００６】この危険を回避するための既知の解決法
は、より多くの感知用電圧ディバイダー（各出力パッド
に対して１個）と、同数のループ又は調節回路及び該調
節ループの任意のものが参照電圧より上昇したときに電
界励起を防止できる論理ＯＲ回路を実現することであ
る。図４に概略的に示したように、このアプローチは、
各調節ループを形成するために必要な１対の抵抗、演算
増幅器及び約１ナノファラッドのキャパシタンスの実現
が、全システムのコストが実質的に負担とならないよう
な多くの既知システムで使用されている。他方、多くの
十分に集積されたシステムでは、このタイプの解決法は
極端に煩雑になり実質的に適用できない。
は、より多くの感知用電圧ディバイダー（各出力パッド
に対して１個）と、同数のループ又は調節回路及び該調
節ループの任意のものが参照電圧より上昇したときに電
界励起を防止できる論理ＯＲ回路を実現することであ
る。図４に概略的に示したように、このアプローチは、
各調節ループを形成するために必要な１対の抵抗、演算
増幅器及び約１ナノファラッドのキャパシタンスの実現
が、全システムのコストが実質的に負担とならないよう
な多くの既知システムで使用されている。他方、多くの
十分に集積されたシステムでは、このタイプの解決法は
極端に煩雑になり実質的に適用できない。
【０００７】
【発明の目的】従ってその１個に電圧感知ネットワーク
が接続された包括電流ターミナルの同数のパッドと、パ
ッケージの前記パッドとリード間の結合ワイヤの最終的
な損傷の場合にも機能できる、前記パッケージの単一の
金属リード又はピンの間の複数の結合ワイヤを使用する
集積パワー段の電圧レギュレーター回路の必要性及び／
又は有用性がある。
が接続された包括電流ターミナルの同数のパッドと、パ
ッケージの前記パッドとリード間の結合ワイヤの最終的
な損傷の場合にも機能できる、前記パッケージの単一の
金属リード又はピンの間の複数の結合ワイヤを使用する
集積パワー段の電圧レギュレーター回路の必要性及び／
又は有用性がある。
【０００８】
【発明の構成】それに電圧感知デバイス又はネットワー
ク（一般に抵抗性電圧ディバイダー）が機能的に連係し
ている電流ターミナルの１又は２以上の結合ワイヤの遮
断の存在下でも電圧調節ループの機能を確保する要件
は、集積回路自身の中の別個のパッド間に電気的な接続
を実現することから成る本発明の対象である回路配置に
より満足される。個々のパッド間のこのような接続は、
数百オームの抵抗までの実質的に無視できる抵抗を有し
ている。どのような場合にも、類似するパッド間の接続
抵抗は、個々のパッドの任意のものに、そしてより好ま
しくは「中間」パッドに接続できる感知用電圧ディバイ
ダーを構成する抵抗の値より少なくとも２桁小さくすべ
きである。
ク（一般に抵抗性電圧ディバイダー）が機能的に連係し
ている電流ターミナルの１又は２以上の結合ワイヤの遮
断の存在下でも電圧調節ループの機能を確保する要件
は、集積回路自身の中の別個のパッド間に電気的な接続
を実現することから成る本発明の対象である回路配置に
より満足される。個々のパッド間のこのような接続は、
数百オームの抵抗までの実質的に無視できる抵抗を有し
ている。どのような場合にも、類似するパッド間の接続
抵抗は、個々のパッドの任意のものに、そしてより好ま
しくは「中間」パッドに接続できる感知用電圧ディバイ
ダーを構成する抵抗の値より少なくとも２桁小さくすべ
きである。
【０００９】実際には、電気的接続はパッドと同じ金属
を通して形成され、又はモジュールの形態で形成される
出力パワーデバイスの場合は、パワー素子を構成する個
々のトランジスター（モジュール）をエピタキシャル層
の同じタブ内に形成する。集積回路の接合−分離構造の
場合には、十分に低い抵抗（十数オームのオーダー）を
有する異なったパッド間の接続は、少なくとも部分的
に、同じタブ内に含まれる全てのトランジスターモジュ
ールの連続的な埋設層により構成される。種々のパッド
の相互の低抵抗接続は、それに感知用電圧ディバイダー
が接続されているパッドの結合ワイヤが偶発的に破壊さ
れた場合にも、単一の電圧調節ループの正確な機能を可
能にする。
を通して形成され、又はモジュールの形態で形成される
出力パワーデバイスの場合は、パワー素子を構成する個
々のトランジスター（モジュール）をエピタキシャル層
の同じタブ内に形成する。集積回路の接合−分離構造の
場合には、十分に低い抵抗（十数オームのオーダー）を
有する異なったパッド間の接続は、少なくとも部分的
に、同じタブ内に含まれる全てのトランジスターモジュ
ールの連続的な埋設層により構成される。種々のパッド
の相互の低抵抗接続は、それに感知用電圧ディバイダー
が接続されているパッドの結合ワイヤが偶発的に破壊さ
れた場合にも、単一の電圧調節ループの正確な機能を可
能にする。
【００１０】本発明の異なった態様によると、異なった
パッド間の接続は、電圧感知ディバイダーを構成する抵
抗値より実質的に少なくとも２桁小さく維持されるが、
モジュールの出力パワー素子を形成するそれぞれのトラ
ンジスターモジュールの直列抵抗を少なくとも２倍にし
た抵抗を有する。これは集積デバイスをテストする際の
１又は２以上の結合ワイヤの最終的な損傷の検出を確保
する。これにより本発明の保護配置は、適切な結合ワイ
ヤの遮断が存在している場合にも単一の調節ループの機
能の確保の要件だけでなく、集積回路の最後のテストの
間の損傷の検出性の要件の両者を満足する。
パッド間の接続は、電圧感知ディバイダーを構成する抵
抗値より実質的に少なくとも２桁小さく維持されるが、
モジュールの出力パワー素子を形成するそれぞれのトラ
ンジスターモジュールの直列抵抗を少なくとも２倍にし
た抵抗を有する。これは集積デバイスをテストする際の
１又は２以上の結合ワイヤの最終的な損傷の検出を確保
する。これにより本発明の保護配置は、適切な結合ワイ
ヤの遮断が存在している場合にも単一の調節ループの機
能の確保の要件だけでなく、集積回路の最後のテストの
間の損傷の検出性の要件の両者を満足する。
【００１１】本発明の別の特徴及び利点が添付図面を参
照しながら行なう引き続く重要な態様の説明を通して明
らかになるであろう。図１、２、３及び４は、既述した
通り異なった既知の解決法を示す。図５は、本発明の回
路配置を例示する部分ダイアグラムである。
照しながら行なう引き続く重要な態様の説明を通して明
らかになるであろう。図１、２、３及び４は、既述した
通り異なった既知の解決法を示す。図５は、本発明の回
路配置を例示する部分ダイアグラムである。
【００１２】図５は、並列駆動される３個の別個の同じ
トランジスターＭｆ１、Ｍｆ２及びＭｆ３から成るよう
に示されたモジュールパワートランジスターを使用する
出力パワー段に適用された本発明の回路配置を概略的に
示している。フラクショナリサイズトランジスター（モ
ジュール）の各々のドレーンはそれぞれの出力パッドつ
まりｐａｄ１、ｐａｄ２及びｐａｄ３に接続されてい
る。各パッドは結合ワイヤによりパッケージの単一リー
ド又はピンに接続されている。調節ループは、感知用電
圧ディバイダーＲ１−Ｒ２、演算増幅器Ａ及び参照電圧
ソースＶREF により機能的に構成されている。
トランジスターＭｆ１、Ｍｆ２及びＭｆ３から成るよう
に示されたモジュールパワートランジスターを使用する
出力パワー段に適用された本発明の回路配置を概略的に
示している。フラクショナリサイズトランジスター（モ
ジュール）の各々のドレーンはそれぞれの出力パッドつ
まりｐａｄ１、ｐａｄ２及びｐａｄ３に接続されてい
る。各パッドは結合ワイヤによりパッケージの単一リー
ド又はピンに接続されている。調節ループは、感知用電
圧ディバイダーＲ１−Ｒ２、演算増幅器Ａ及び参照電圧
ソースＶREF により機能的に構成されている。
【００１３】感知用電圧ディバイダーを形成する抵抗Ｒ
１及びＲ２は典型的には数百キロオームの値を有してい
る。本発明によると、個々のパッドは、調節ループの前
記感知用電圧ディバイダーを形成する抵抗Ｒ１−Ｒ２の
値より少なくとも２桁小さい値の抵抗Ｒａ及びＲｂを通
して互いに接続されている。既述の通り、パッドを接続
する抵抗Ｒａ及びＲｂの値は実質的にゼロとすることが
でき、つまり個々のパッド間の接続をパッドと同じ金属
を通して実現しても良い。しかしこのような態様は、集
積回路の最終テストの間にパッドをそれぞれのリードに
接続する１又は２以上の結合ワイヤの偶発的な損傷を検
出することを可能にしない。
１及びＲ２は典型的には数百キロオームの値を有してい
る。本発明によると、個々のパッドは、調節ループの前
記感知用電圧ディバイダーを形成する抵抗Ｒ１−Ｒ２の
値より少なくとも２桁小さい値の抵抗Ｒａ及びＲｂを通
して互いに接続されている。既述の通り、パッドを接続
する抵抗Ｒａ及びＲｂの値は実質的にゼロとすることが
でき、つまり個々のパッド間の接続をパッドと同じ金属
を通して実現しても良い。しかしこのような態様は、集
積回路の最終テストの間にパッドをそれぞれのリードに
接続する１又は２以上の結合ワイヤの偶発的な損傷を検
出することを可能にしない。
【００１４】本発明のデバイスの好ましい態様による
と、パッド間の各接続経路は、それらが導電状態にある
ときのフラクショナリトランジスターＭｆ１、Ｍｆ２及
びＭｆ３の直列抵抗（Ｒson ）の少なくとも２倍として
確立される最小限度（例えば10オーム）と、数百オーム
である最大限度（例えば500 オーム）の間にある抵抗
（Ｒａ及びＲｂ）を有し、これらは出力電圧調節ループ
の感知用電圧ディバイダーを構成する抵抗Ｒ１及びＲ２
の値より少なくとも２桁小さく維持される。この好まし
い態様によると、出力パワー素子の増加する直列抵抗を
観察することにより最終テストの間の１又は２以上の結
合ワイヤの偶発的な損傷を検出すること、及び同時にそ
れに感知用電圧ディバイダーＲ１−Ｒ２が接続されたパ
ッド（ｐａｄ２）を接続する結合ワイヤが偶発的に破損
した場合にも調節回路の正確な動作を確保することを可
能にする。これは、出力電圧調節ループの誤った介入に
より生ずる破壊的な効果を防止する。
と、パッド間の各接続経路は、それらが導電状態にある
ときのフラクショナリトランジスターＭｆ１、Ｍｆ２及
びＭｆ３の直列抵抗（Ｒson ）の少なくとも２倍として
確立される最小限度（例えば10オーム）と、数百オーム
である最大限度（例えば500 オーム）の間にある抵抗
（Ｒａ及びＲｂ）を有し、これらは出力電圧調節ループ
の感知用電圧ディバイダーを構成する抵抗Ｒ１及びＲ２
の値より少なくとも２桁小さく維持される。この好まし
い態様によると、出力パワー素子の増加する直列抵抗を
観察することにより最終テストの間の１又は２以上の結
合ワイヤの偶発的な損傷を検出すること、及び同時にそ
れに感知用電圧ディバイダーＲ１−Ｒ２が接続されたパ
ッド（ｐａｄ２）を接続する結合ワイヤが偶発的に破損
した場合にも調節回路の正確な動作を確保することを可
能にする。これは、出力電圧調節ループの誤った介入に
より生ずる破壊的な効果を防止する。
【００１５】接続経路から回路の出力への抵抗は比較的
小さいままで（ＲａＲｂ／Ｒａ＋Ｒｂ）比Ｒ１／Ｒ２を
実質的な量だけ変化させないため、実際上、出力電圧レ
ギュレーターの正確性はｐａｄ２の結合ワイヤの偶発的
な破壊の後も実質的に変わらない。勿論２個を越える類
似のパッドの場合例えば図５に示した３個の場合は、感
知用電圧ディバイダーＲ１−Ｒ２を「中央の」あるいは
「中間の」パッドに接続することが有利である。２個以
上の結合ワイヤが同時に破損する場合は、感知用電圧デ
ィバイダーの抵抗Ｒ１と直列に位置する、一体のままで
あるパッケージのパッドとリード間の接続経路の抵抗の
直列−並列組合せの等価抵抗は、十分に低いまま維持さ
れ、設計比Ｒ１／Ｒ２を大きく変化させない。
小さいままで（ＲａＲｂ／Ｒａ＋Ｒｂ）比Ｒ１／Ｒ２を
実質的な量だけ変化させないため、実際上、出力電圧レ
ギュレーターの正確性はｐａｄ２の結合ワイヤの偶発的
な破壊の後も実質的に変わらない。勿論２個を越える類
似のパッドの場合例えば図５に示した３個の場合は、感
知用電圧ディバイダーＲ１−Ｒ２を「中央の」あるいは
「中間の」パッドに接続することが有利である。２個以
上の結合ワイヤが同時に破損する場合は、感知用電圧デ
ィバイダーの抵抗Ｒ１と直列に位置する、一体のままで
あるパッケージのパッドとリード間の接続経路の抵抗の
直列−並列組合せの等価抵抗は、十分に低いまま維持さ
れ、設計比Ｒ１／Ｒ２を大きく変化させない。
【図１】従来のパッドとリードの接続手段の第１の例を
示すダイアグラム。
示すダイアグラム。
【図２】従来のパッドとリードの接続手段の第２の例を
示すダイアグラム。
示すダイアグラム。
【図３】従来のパッドとリードの接続手段の第３の例を
示すダイアグラム。
示すダイアグラム。
【図４】従来のパッドとリードの接続手段の第４の例を
示すダイアグラム。
示すダイアグラム。
【図５】本発明の回路配置を例示する部分ダイアグラ
ム。
ム。
Ｍｆ１、Ｍｆ２、Ｍｆ３・・・トランジスター ｐａｄ
１、ｐａｄ２、ｐａｄ３・・・パッド ｌｅａｄ・・・
リード Ｒ１−Ｒ２・・・感知用電圧ディバイダー Ａ
・・・演算増幅器 Ｒａ、Ｒｂ・・・パッド接続抵抗
１、ｐａｄ２、ｐａｄ３・・・パッド ｌｅａｄ・・・
リード Ｒ１−Ｒ２・・・感知用電圧ディバイダー Ａ
・・・演算増幅器 Ｒａ、Ｒｂ・・・パッド接続抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/58 (72)発明者 アレッシオ・ペニッシ イタリア国 ミラノ 20149 ヴィア・ア ルクイノ５
Claims (5)
- 【請求項１】 集積回路のパッドと集積回路のパッケー
ジの単一の電流リード間に前記パッドと同数の複数の結
合ワイヤを使用し、かつ前記パッドの少なくとも１個に
接続された少なくとも１個の感知用電圧ディバイダー、
及びコンパレーターを含んで成る単一の調節ループを含
んで成る集積パワー段の電流ターミナル用電圧レギュレ
ーターにおいて、 前記パッド間に、前記感知用電圧ディバイダーを構成す
る抵抗の値より少なくとも２桁小さい抵抗を有する接続
経路を有することを特徴とする電圧レギュレーター。 - 【請求項２】 前記パワー段が、各々が前記パッドの１
つに接続された電流ターミナルを有しかつ前記単一の調
節ループによりコントロールされる複数の並列集積パワ
ーデバイスにより構成されている請求項１に記載の電圧
レギュレーター。 - 【請求項３】 前記抵抗が、導電状態の前記並列パワー
デバイスの任意のものの直列抵抗の２倍の値と前記感知
用電圧ディバイダーを形成する抵抗の値より少なくとも
２桁小さい最大値の間の値から成る値を有する請求項２
に記載の電圧レギュレーター。 - 【請求項４】 前記抵抗が10から500 オームまでの値で
ある請求項３に記載の電圧レギュレーター。 - 【請求項５】 集積回路のパワー段の電流ターミナルの
パッドと集積回路のパッケージの単一の金属リード間に
前記パッドと同数の複数の結合ワイヤを使用し、かつ前
記パッドの１個に接続された少なくとも１個の電圧ディ
バイダーにより構成される出力電圧の単一の調節ループ
を含んで成る前記パワー段を含んで成る集積回路の保護
システムにおいて、 前記パッドが、前記電圧ディバイダーを構成する抵抗の
値より少なくとも２桁小さい抵抗を有する導電経路を通
して互いに接続されていることを特徴とする保護システ
ム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94830319A EP0693784B1 (en) | 1994-06-24 | 1994-06-24 | Safeguard for integrated output power stages employing multiple bond-wires |
| IT94830319.3 | 1994-06-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851190A true JPH0851190A (ja) | 1996-02-20 |
Family
ID=8218478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7183435A Pending JPH0851190A (ja) | 1994-06-24 | 1995-06-26 | パッケージの電流負荷への複数の結合ワイヤを使用する集積パワー段の保護デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5635822A (ja) |
| EP (1) | EP0693784B1 (ja) |
| JP (1) | JPH0851190A (ja) |
| DE (1) | DE69425819T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137197A1 (ja) * | 2005-06-23 | 2006-12-28 | Rohm Co., Ltd | 半導体集積回路装置及びこれを用いたレギュレータ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI990375L (fi) | 1999-02-22 | 2000-12-07 | Nokia Networks Oy | Menetelmä piirilevykiinnitysten testaamiseksi ja piirilevy |
| FR2811090B1 (fr) * | 2000-06-28 | 2002-10-11 | St Microelectronics Sa | Integration d'un regulateur de tension |
| JP3794368B2 (ja) * | 2002-10-29 | 2006-07-05 | セイコーエプソン株式会社 | Ｅｌ表示装置 |
| US7960983B2 (en) * | 2008-08-25 | 2011-06-14 | Freescale Semiconductor, Inc. | Circuit for detecting bonding defect in multi-bonding wire |
| US9875963B2 (en) * | 2014-12-19 | 2018-01-23 | Toshiba Memory Corporation | Semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1203335B (it) * | 1987-02-23 | 1989-02-15 | Sgs Microelettronica Spa | Stabilizzatore di tensione a minima caduta di tensione,atto a sopportare transitori di tensione elevati |
| US5034796A (en) * | 1989-06-07 | 1991-07-23 | Ixys Corporation | Simplified current sensing structure for MOS power devices |
| EP0464751A3 (en) * | 1990-07-06 | 1992-07-22 | Kabushiki Kaisha Toshiba | Semiconductor device with protection circuit |
| JPH04163932A (ja) * | 1990-10-29 | 1992-06-09 | Fujitsu Ltd | 半導体集積回路 |
| US5170312A (en) * | 1991-11-04 | 1992-12-08 | Motorola, Inc. | Protection circuit on a lead of a power device |
-
1994
- 1994-06-24 DE DE69425819T patent/DE69425819T2/de not_active Expired - Fee Related
- 1994-06-24 EP EP94830319A patent/EP0693784B1/en not_active Expired - Lifetime
-
1995
- 1995-05-31 US US08/454,648 patent/US5635822A/en not_active Expired - Lifetime
- 1995-06-26 JP JP7183435A patent/JPH0851190A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137197A1 (ja) * | 2005-06-23 | 2006-12-28 | Rohm Co., Ltd | 半導体集積回路装置及びこれを用いたレギュレータ |
| JP2007005509A (ja) * | 2005-06-23 | 2007-01-11 | Rohm Co Ltd | 半導体集積回路装置及びこれを用いたレギュレータ |
| US7872459B2 (en) | 2005-06-23 | 2011-01-18 | Rohm Co., Ltd. | Semiconductor integrated circuit device and regulator using it |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69425819D1 (de) | 2000-10-12 |
| EP0693784B1 (en) | 2000-09-06 |
| US5635822A (en) | 1997-06-03 |
| DE69425819T2 (de) | 2001-01-04 |
| EP0693784A1 (en) | 1996-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897639B2 (en) | Circuit arrangement for the power supply of a two-wire sensor | |
| US6424035B1 (en) | Semiconductor bilateral switch | |
| US7638977B2 (en) | Battery pack protective circuit for detecting overcharge or wire disconnect | |
| US20040189480A1 (en) | Unit for sensing physical quantity | |
| EP0720023B1 (en) | Test method for power integrated devices | |
| JPH0851190A (ja) | パッケージの電流負荷への複数の結合ワイヤを使用する集積パワー段の保護デバイス | |
| JP2002369372A (ja) | 組電池 | |
| US20030052705A1 (en) | Circuit configuration for the voltage supply of a two-wire sensor | |
| JPH11121683A (ja) | 半導体集積回路 | |
| US5115188A (en) | Resistance sensor and switch | |
| US7742267B2 (en) | Circuit arrangement and method for detecting the state of a circuit protection element | |
| US3970930A (en) | Current meter | |
| JPH11111785A (ja) | 半導体装置のワイヤオープン検出方法及び装置 | |
| US6703841B2 (en) | Method for detecting a discontinuity in the electrical connections of a microchip and circuit using said method | |
| JP3480910B2 (ja) | センサ回路 | |
| US12158483B2 (en) | Mains monitoring | |
| JP2002189054A (ja) | 半導体素子の信頼性試験装置 | |
| JPH06178445A (ja) | 半導体装置の入出力保護回路 | |
| JPH01154546A (ja) | 端子開放検出回路半導体装置 | |
| JP2666352B2 (ja) | 回路間接続試験方法 | |
| US10024728B2 (en) | Circuit and arrangement for 3-wire measurements with input protection | |
| SU1415222A1 (ru) | Система электропитани с защитой | |
| JPS63135879A (ja) | 電源回路 | |
| JPS62123931A (ja) | ２次電池の充電回路 | |
| JPH03195320A (ja) | 電力供給装置 |