JPH0476938A - Ｌｓｉの同時スイッチング検出装置 - Google Patents
Ｌｓｉの同時スイッチング検出装置Info
- Publication number
- JPH0476938A JPH0476938A JP2191477A JP19147790A JPH0476938A JP H0476938 A JPH0476938 A JP H0476938A JP 2191477 A JP2191477 A JP 2191477A JP 19147790 A JP19147790 A JP 19147790A JP H0476938 A JPH0476938 A JP H0476938A
- Authority
- JP
- Japan
- Prior art keywords
- output
- simultaneous switching
- lsi
- data
- signal data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は論理シミュレーションにおいて、ＬＳＩの出力
端子の信号が同時に多数変化した場合の同時スイッチン
グ検出装置に関するものである。
端子の信号が同時に多数変化した場合の同時スイッチン
グ検出装置に関するものである。
近年、ＬＳＩの高精度化が進み、かつ、スイッチングス
ピードが高速化してきている。これに伴い、特にバス等
の出力バッファにおいて多数の信号が瞬時的にオン、オ
フすると、過大な電流が流れて電圧降下を引き起こし、
これが原因となってノイズが発生するといったことが問
題となっている。
ピードが高速化してきている。これに伴い、特にバス等
の出力バッファにおいて多数の信号が瞬時的にオン、オ
フすると、過大な電流が流れて電圧降下を引き起こし、
これが原因となってノイズが発生するといったことが問
題となっている。
そこで、ＬＳＩの論理シミュレーションを実行する際、
同時スイッチング現象を検出する必要かある。
同時スイッチング現象を検出する必要かある。
［従来の技術］
従来、ＣＭＯ３ＬＳＩのようなロジック回路においては
、入力信号は「ｌ」か「０」のどちらかであり、出力信
号においても論理振幅かきちんと再生されることか前提
となっていた。このため、ノイズに対してそれほど考慮
する必要はなく、論理シミュレーションを実行する際に
も、このような問題は特に考慮されていなかった。
、入力信号は「ｌ」か「０」のどちらかであり、出力信
号においても論理振幅かきちんと再生されることか前提
となっていた。このため、ノイズに対してそれほど考慮
する必要はなく、論理シミュレーションを実行する際に
も、このような問題は特に考慮されていなかった。
［発明が解決しようとする課題］
しかしながら、スイッチングスピードが高速化するにつ
れ、ＬＳＩの出力端子において信号が瞬間にオン、オフ
して、その影響によりノイズか発生し、そのノイズかそ
のＬＳＩの入力端子に加わったり、他のＬＳＩに伝搬し
たりして、不良動作を起こすといった問題を生じていた
。
れ、ＬＳＩの出力端子において信号が瞬間にオン、オフ
して、その影響によりノイズか発生し、そのノイズかそ
のＬＳＩの入力端子に加わったり、他のＬＳＩに伝搬し
たりして、不良動作を起こすといった問題を生じていた
。
又、ＬＳＩが大規模化するに伴い、外部出力端子ならひ
にテストパターン数は膨大となり、同時スイッチング現
象をシミュレーション段階において人手により確認する
には非常に時間かかかるといった問題も生じていた。
にテストパターン数は膨大となり、同時スイッチング現
象をシミュレーション段階において人手により確認する
には非常に時間かかかるといった問題も生じていた。
本発明は上記問題点を解決するためになされたものであ
って、ノイズ等の悪影響を発生させる同時スイッチング
現象をＬＳＩ製造前に短時間で確認することかできるＬ
ＳＩの同時スイッチング検出装置を提供することを目的
とする。
って、ノイズ等の悪影響を発生させる同時スイッチング
現象をＬＳＩ製造前に短時間で確認することかできるＬ
ＳＩの同時スイッチング検出装置を提供することを目的
とする。
［課題を解決するための手段］
第１図は本発明の原理説明図である。
論理シミュレータ部３は、ＬＳＩの回路データ１と、こ
のＬＳＩに入力しその動作を調べるための信号データ２
とに基づいて論理シミュレーションを実行し、各出力端
子の信号変化及び変化時間等の出力信号データを出力す
るものであり、出力信号データ記憶部４にその出力結果
が記憶される。
のＬＳＩに入力しその動作を調べるための信号データ２
とに基づいて論理シミュレーションを実行し、各出力端
子の信号変化及び変化時間等の出力信号データを出力す
るものであり、出力信号データ記憶部４にその出力結果
が記憶される。
同時スイッチング検出部６は出力信号データ記憶部４に
記憶された各出力端子の出力信号データを入力し、それ
らの出力信号データと予め設定された同時スイッチング
条件５とに基づいてそのＬＳＩの同時スイッチングを検
出する。
記憶された各出力端子の出力信号データを入力し、それ
らの出力信号データと予め設定された同時スイッチング
条件５とに基づいてそのＬＳＩの同時スイッチングを検
出する。
［作用コ
従って、出力信号データ記憶部４に各出力端子の信号変
化及び変化時間等の出力信号データか記録されているた
め、同時スイッチング検出部６はある時間における各出
力信号データの信号変化に着目しなから、次の信号変化
を追っていくだけて容易に同時スイッチングを検出する
ことか可能となる。
化及び変化時間等の出力信号データか記録されているた
め、同時スイッチング検出部６はある時間における各出
力信号データの信号変化に着目しなから、次の信号変化
を追っていくだけて容易に同時スイッチングを検出する
ことか可能となる。
又、論理シミュレータ部３によるシミュレーション結果
が出力信号データ記憶部４に記憶されているため、同時
スイッチング条件５の設定を変更することにより、−度
シミュレーションを実行するだけで様々な条件下での同
時スイッチングの検出が可能となる。
が出力信号データ記憶部４に記憶されているため、同時
スイッチング条件５の設定を変更することにより、−度
シミュレーションを実行するだけで様々な条件下での同
時スイッチングの検出が可能となる。
［実施例］
以下、本発明を具体化した一実施例を第２，３図に従っ
て説明する。
て説明する。
第２図は同時スイッチング検出装置の構成を示している
。
。
論理シミュレータ部３は、回路データ１と、このＬＳＩ
に入力しその動作を調へるための信号データ２とを入力
し、両データ１，２に基ついて論理シミュレーションを
実行する。回路データｌには例えば第６図に示すＬＳＩ
２０のゲート及びバッファ等の各種論理ブロックのデー
タか記憶されており、論理シミュレータ部３はそのｎ個
の出力端子Ｐ１〜Ｐｎについて、例えば第３図に示すよ
うに信号変化及び変化時間等の出力信号データを出力す
る。そして、出力端子Ｐ１〜Ｐｎの出力信号データは出
力信号データ記憶部４に記憶される。
に入力しその動作を調へるための信号データ２とを入力
し、両データ１，２に基ついて論理シミュレーションを
実行する。回路データｌには例えば第６図に示すＬＳＩ
２０のゲート及びバッファ等の各種論理ブロックのデー
タか記憶されており、論理シミュレータ部３はそのｎ個
の出力端子Ｐ１〜Ｐｎについて、例えば第３図に示すよ
うに信号変化及び変化時間等の出力信号データを出力す
る。そして、出力端子Ｐ１〜Ｐｎの出力信号データは出
力信号データ記憶部４に記憶される。
同時スイッチング検出部６は時間幅管理回路７、変化数
算出回路８及び変化数比較回路９とで構成され、同時ス
イッチング検出部６にはメモリ１０が接続されている。
算出回路８及び変化数比較回路９とで構成され、同時ス
イッチング検出部６にはメモリ１０が接続されている。
同メモリ１０には検出時間幅データＴｍａｘ及び最大信
号変化数データＣＮＴｍａＸよりなる同時スイッチング
条件を外部より設定することができるようになっており
、その検出時間幅データＴｍａｘは時間幅管理回路７に
入力され、最大信号変化数データＣＮＴｍａｘは変化数
比較回路９に入力される。
号変化数データＣＮＴｍａＸよりなる同時スイッチング
条件を外部より設定することができるようになっており
、その検出時間幅データＴｍａｘは時間幅管理回路７に
入力され、最大信号変化数データＣＮＴｍａｘは変化数
比較回路９に入力される。
時間幅管理回路７は前記出力信号データ記憶部４から例
えば第３図に示す各出力端子ＰＩ−Ｐｎの出力信号デー
タを入力し、最初の信号変化点、即ち出力端子Ｐ１の変
化点ａに着目し、前記検出時間幅データＴｍａｘに基つ
いてその変化点ａから検出時間幅Ｔｍａｘを設定する。
えば第３図に示す各出力端子ＰＩ−Ｐｎの出力信号デー
タを入力し、最初の信号変化点、即ち出力端子Ｐ１の変
化点ａに着目し、前記検出時間幅データＴｍａｘに基つ
いてその変化点ａから検出時間幅Ｔｍａｘを設定する。
変化数算出回路８は前記時間幅管理回路７により設定さ
れた検出時間幅Ｔｍａｘにおける各出力端子Ｐ１〜Ｐｎ
の信号変化数を求める。例えば、第３図において変化点
ａを基準として設定された検出時間幅Ｔｍａｘでは、出
力端子ＰＬ、Ｐ２．Ｐ３．Ｐｎ−１，Ｐｎの５つの信号
変化が求められる。そして、この算出結果は次段の変化
数比較回路９に出力される。
れた検出時間幅Ｔｍａｘにおける各出力端子Ｐ１〜Ｐｎ
の信号変化数を求める。例えば、第３図において変化点
ａを基準として設定された検出時間幅Ｔｍａｘでは、出
力端子ＰＬ、Ｐ２．Ｐ３．Ｐｎ−１，Ｐｎの５つの信号
変化が求められる。そして、この算出結果は次段の変化
数比較回路９に出力される。
変化数比較回路９は前記変化数算出回路８により算出さ
れた変化数と、前記最大信号変化数ＣＮＴｍａｘとを比
較し、変化数が最大信号変化数ＣＮＴｍａｘ以上である
と、同時スイッチングか起きたとして処理結果を出力す
る。
れた変化数と、前記最大信号変化数ＣＮＴｍａｘとを比
較し、変化数が最大信号変化数ＣＮＴｍａｘ以上である
と、同時スイッチングか起きたとして処理結果を出力す
る。
以後、同様にして時間幅管理回路７は変化点す。
Ｃ９・・・、ｌへと順次着目点を移動して検出時間幅Ｔ
ｍａｘを設定し、変化数算出回路８は時間幅管理回路７
により設定された検出時間幅Ｔｍａｘにおける各出力端
子Ｐ１〜Ｐｎの信号変化数を求め、変化数比較回路９は
変化数算出回路８による算出結果と、最大信号変化数Ｃ
ＮＴｍａｘとを比較して同時スイッチングが起きたか否
かを出力する。
ｍａｘを設定し、変化数算出回路８は時間幅管理回路７
により設定された検出時間幅Ｔｍａｘにおける各出力端
子Ｐ１〜Ｐｎの信号変化数を求め、変化数比較回路９は
変化数算出回路８による算出結果と、最大信号変化数Ｃ
ＮＴｍａｘとを比較して同時スイッチングが起きたか否
かを出力する。
このように、本実施例によれば各出力端子Ｐ１〜Ｐｎの
出力信号データのある時間における信号変化に着目しな
から、順次、次の信号変化を追っていくたけで容易、か
つ、短時間でノイズ等の悪影響を発生させる同時スイッ
チングを検出することができる。これにより、ＬＳＩの
設計段階においてその対策を講じて高精度、高品質なＬ
ＳＩを製造することができる。
出力信号データのある時間における信号変化に着目しな
から、順次、次の信号変化を追っていくたけで容易、か
つ、短時間でノイズ等の悪影響を発生させる同時スイッ
チングを検出することができる。これにより、ＬＳＩの
設計段階においてその対策を講じて高精度、高品質なＬ
ＳＩを製造することができる。
又、本実施例では論理シミュレータ部３より出力された
各出力端子の信号変化及び変化時間等の出力信号データ
を出力信号データ記憶部４に記憶したので、検出時間幅
データＴｍａｘ又は最大信号変化数データＣＮＴｍａｘ
の値を変更すれば、−度シミュレーションを実行するた
けで様々な条件下での同時スイッチングを検出すること
かできる。
各出力端子の信号変化及び変化時間等の出力信号データ
を出力信号データ記憶部４に記憶したので、検出時間幅
データＴｍａｘ又は最大信号変化数データＣＮＴｍａｘ
の値を変更すれば、−度シミュレーションを実行するた
けで様々な条件下での同時スイッチングを検出すること
かできる。
［別の実施例］
次に別の実施例を第４〜６図に従って説明する。
尚、説明の便宜上、第２図と同様の構成については同一
の符号を付して説明を一部省略する。
の符号を付して説明を一部省略する。
第４図に示すように、本実施例の同時スイッチング検出
部６は時間幅管理回路７、電流値加算回路１１及び電流
値比較回路１２とて構成されている。同時スイッチング
検出部６に接続されたメモリ１３には外部より設定可能
な検出時間幅データＴｍａｘ及び許容最大電流データＩ
ｍａｘよりなる同時スイッチング条件と、クループデー
タＧＰか記憶されている。許容最大電流データＩｍａｘ
は電流値比較回路１２に入力され、グループデータＧＰ
は電流値加算回路１１に入力される。
部６は時間幅管理回路７、電流値加算回路１１及び電流
値比較回路１２とて構成されている。同時スイッチング
検出部６に接続されたメモリ１３には外部より設定可能
な検出時間幅データＴｍａｘ及び許容最大電流データＩ
ｍａｘよりなる同時スイッチング条件と、クループデー
タＧＰか記憶されている。許容最大電流データＩｍａｘ
は電流値比較回路１２に入力され、グループデータＧＰ
は電流値加算回路１１に入力される。
グループデータＧＰは第６図に示すように、ＬＳＩ２０
の出力端子Ｐ１〜Ｐｎについて入出力ハッファ２１．２
２等に接続される出力端子と、それらの出力端子に接続
される人出力バッファの電流値とで定義されている。例
えば、第６図において、人出力バッファ２１について見
ると、出力端子Ｐ１〜Ｐ６と、入出力バッファ２１にお
ける各電流値１１〜Ｉ６とてクループデータＧＰが定義
されている。許容最大電流データＴｍａｘは前記グルー
プデータＧＰ内における人出力バッファの電流の最大値
で定義されている。
の出力端子Ｐ１〜Ｐｎについて入出力ハッファ２１．２
２等に接続される出力端子と、それらの出力端子に接続
される人出力バッファの電流値とで定義されている。例
えば、第６図において、人出力バッファ２１について見
ると、出力端子Ｐ１〜Ｐ６と、入出力バッファ２１にお
ける各電流値１１〜Ｉ６とてクループデータＧＰが定義
されている。許容最大電流データＴｍａｘは前記グルー
プデータＧＰ内における人出力バッファの電流の最大値
で定義されている。
そして、本実施例における時間幅管理回路７は前記出力
信号データ記憶部４から例えば第５図に示すように人出
力バッファ２１に接続される各出力端子Ｐ１〜Ｐ６の出
力信号データを入力し、最初の信号変化点、即ち出力端
子Ｐ１の変化点ｊに着目し、その変化点ａから検出時間
幅Ｔｍａｘを設定する。
信号データ記憶部４から例えば第５図に示すように人出
力バッファ２１に接続される各出力端子Ｐ１〜Ｐ６の出
力信号データを入力し、最初の信号変化点、即ち出力端
子Ｐ１の変化点ｊに着目し、その変化点ａから検出時間
幅Ｔｍａｘを設定する。
電流値加算回路１１は時間幅管理回路７により設定され
た検出時間幅Ｔｍａｘにおいて信号変化した各人出力バ
ッファの電流値の合計を求める。例えば、第５図におい
て変化点ｊを基準として設定された検出時間幅Ｔｍａｘ
では、出力端子ＰＩ、Ｐ２゜Ｐ４．Ｐ６の４つの信号変
化があり、電流値合計（ｔ １ ＋ Ｉ ２ ＋ Ｉ
４↑Ｉ６）か求められ、この算出結果は次段の電流値比
較回路１２に出力される。
た検出時間幅Ｔｍａｘにおいて信号変化した各人出力バ
ッファの電流値の合計を求める。例えば、第５図におい
て変化点ｊを基準として設定された検出時間幅Ｔｍａｘ
では、出力端子ＰＩ、Ｐ２゜Ｐ４．Ｐ６の４つの信号変
化があり、電流値合計（ｔ １ ＋ Ｉ ２ ＋ Ｉ
４↑Ｉ６）か求められ、この算出結果は次段の電流値比
較回路１２に出力される。
電流値比較回路１２は前記電流値加算回路１１により算
出された電流値合計（１１−１−Ｉ ２−４− Ｉ ４
＋Ｉ６）と、前記許容最大電流１ｍａｘとを比較し、電
流値合計か許容最大電流１ｍａｘより大きいと、同時ス
イッチングが起きたとして処理結果を出力する。
出された電流値合計（１１−１−Ｉ ２−４− Ｉ ４
＋Ｉ６）と、前記許容最大電流１ｍａｘとを比較し、電
流値合計か許容最大電流１ｍａｘより大きいと、同時ス
イッチングが起きたとして処理結果を出力する。
以後、前記実施例と同様に、順次、変化点ｋ。
ｌ、・・・ ｑへと着目点を移動し、電流値合計を算出
し、それを許容最大電流１ｍａｘと比較して同時スイッ
チングを検出する。
し、それを許容最大電流１ｍａｘと比較して同時スイッ
チングを検出する。
さて、本実施例では人出力バッファに接続される各出力
端子のグループの出力信号データを入力し、ある時間に
おける信号変化に着目しなから、順次、次の信号変化を
追っていくとともに、人出カバッファの電流を加味した
同時スイッチング検出を行うようにした。これは、実際
には信号変化した出力端子に接続される入出力バッファ
の電流が大きいほど、同時スイッチングにより受ける影
響か大きいことを考慮したもので、同時スイッチンク現
象を確実に検出することかできる。
端子のグループの出力信号データを入力し、ある時間に
おける信号変化に着目しなから、順次、次の信号変化を
追っていくとともに、人出カバッファの電流を加味した
同時スイッチング検出を行うようにした。これは、実際
には信号変化した出力端子に接続される入出力バッファ
の電流が大きいほど、同時スイッチングにより受ける影
響か大きいことを考慮したもので、同時スイッチンク現
象を確実に検出することかできる。
「発明の効果］
以上詳述したように、本発明によればノイズ等の悪影響
を発生させる同時スイッチング現象をＬＳＩ製造前に短
時間で確認することかでき、これによりＬＳＩの設計段
階においてその対策を講じて高精度、高品質なＬＳＩを
製造することかできる優れた効果がある。
を発生させる同時スイッチング現象をＬＳＩ製造前に短
時間で確認することかでき、これによりＬＳＩの設計段
階においてその対策を講じて高精度、高品質なＬＳＩを
製造することかできる優れた効果がある。
第１図は本発明の原理説明図、
第２図は一実施例における同時スイッチング検出装置の
構成を示すブロック図、 第３図は一実施例の作用説明図、 第４図は別例における同時スイッチング検出装置の構成
を示すブロック図、 第５図は別例の作用説明図、 第６図はＬＳＩと人出力バッファとの結線図である。 図において、 １よ回路データ、 ２は信号データ、 ３は論理シミュレータ部、 ４ま出力信号データ記憶部、 ５よ同時スイッチング条件、 第１図 本発明の原理説明図 第６図 ＬＳＩと入出カッｊシファとの結線図 −−−−−」 −実態例の作用説明図 り 第５図 別個の作用説明図 」
構成を示すブロック図、 第３図は一実施例の作用説明図、 第４図は別例における同時スイッチング検出装置の構成
を示すブロック図、 第５図は別例の作用説明図、 第６図はＬＳＩと人出力バッファとの結線図である。 図において、 １よ回路データ、 ２は信号データ、 ３は論理シミュレータ部、 ４ま出力信号データ記憶部、 ５よ同時スイッチング条件、 第１図 本発明の原理説明図 第６図 ＬＳＩと入出カッｊシファとの結線図 −−−−−」 −実態例の作用説明図 り 第５図 別個の作用説明図 」
Claims (1)
- 【特許請求の範囲】 ＬＳＩの回路データ（１）と、このＬＳＩに入力しその
動作を調べるための信号データ（２）とに基づいて論理
シミュレーションを実行し、各出力端子の信号変化及び
変化時間等の出力信号データを出力する論理シミュレー
タ部（３）と、前記論理シミュレータ部（３）から出力
された各出力端子の出力信号データを記憶する出力信号
データ記憶部（４）と、 前記出力信号データ記憶部（４）に記憶された各出力端
子の出力信号データを入力し、それらの出力信号データ
と予め設定された同時スイッチング条件（５）とに基づ
いてそのＬＳＩの同時スイッチングを検出する同時スイ
ッチング検出部（６）と を備えたことを特徴とするＬＳＩの同時スイッチング検
出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191477A JP2899375B2 (ja) | 1990-07-18 | 1990-07-18 | Ｌｓｉの同時スイッチング検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191477A JP2899375B2 (ja) | 1990-07-18 | 1990-07-18 | Ｌｓｉの同時スイッチング検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0476938A true JPH0476938A (ja) | 1992-03-11 |
| JP2899375B2 JP2899375B2 (ja) | 1999-06-02 |
Family
ID=16275306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191477A Expired - Fee Related JP2899375B2 (ja) | 1990-07-18 | 1990-07-18 | Ｌｓｉの同時スイッチング検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2899375B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323330A (ja) * | 2006-05-31 | 2007-12-13 | Fujitsu Ltd | Ｌｓｉ解析プログラム、該プログラムを記録した記録媒体、ｌｓｉ解析装置、およびｌｓｉ解析方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3183244B2 (ja) | 1998-03-03 | 2001-07-09 | 日本電気株式会社 | 集積回路のテスト方法 |
-
1990
- 1990-07-18 JP JP2191477A patent/JP2899375B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323330A (ja) * | 2006-05-31 | 2007-12-13 | Fujitsu Ltd | Ｌｓｉ解析プログラム、該プログラムを記録した記録媒体、ｌｓｉ解析装置、およびｌｓｉ解析方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2899375B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319194B1 (ko) | 프로그램가능한딜레이를제공하는장치및방법 | |
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| CN112865781A (zh) | 信号宽度修复电路、方法及电子设备 | |
| JPH0476938A (ja) | Ｌｓｉの同時スイッチング検出装置 | |
| US6587976B1 (en) | Semiconductor device tester for measuring skew between output pins of a semiconductor device | |
| US20080141200A1 (en) | Methods and apparatuses for timing analysis of electronic circuits | |
| CN114826241B (zh) | 信号宽度修复电路、方法及电子设备 | |
| US5754559A (en) | Method and apparatus for testing integrated circuits | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| JPH0352692B2 (ja) | ||
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JPH04244979A (ja) | 遅延テストパターン及びその作成方法 | |
| JPH01192215A (ja) | 半導体集積論理回路 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JP2501202B2 (ja) | 論理回路診断方法 | |
| JP2990158B1 (ja) | シフトレジスタ回路 | |
| JPH0627774B2 (ja) | 故障シミュレーション方法 | |
| JPH08136616A (ja) | 混成集積回路 | |
| JPH1048292A (ja) | 故障シミュレーション方法 | |
| JPH03231173A (ja) | ハザード検出方法 | |
| JPH02276980A (ja) | 論理回路のテストパターン生成方法及びその装置 | |
| JP2003139823A (ja) | 半導体集積回路 | |
| JPH0785129A (ja) | テストパターン生成方法 | |
| JPH03167671A (ja) | 高速プリント基板の配線方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |