JPH0477148A - シグナリング・データ受信処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 固定長セルが伝送される広帯域ＴＳＤＮを実現する交換
網に関連して、狭帯域ｌ５ＤＮ用の端末が収容されてい
るデータ伝送システムに用いるシグナリング終端装置に
おけるシグナリング・データ受信処理方式に関し。

シグナリング・データを格納するデータ・メモリの必要
容量を低減し、また更にエラー・チエ・ツク処理を効果
的に実現することを目的とし。

データ伝送システム内に存在する端末が適宜に共通に利
用できる記憶域を有するデータ・メモリをそなえると共
に、複数のセルにまたがって伝送されてくるかも知れな
いシグナリング・データを各端末に対応してひとまとま
りのデータとして上記データ・メモリに格納せしめるた
めのコントロール・メモリをもうけた構成とし。

更に上記各セル上のシグナリング・データの各バイト毎
に、逐次に、エラー・チェック・データを計算して保持
してゆく手段をもうけて、解析部に対してデータを受渡
す際に、エラー・チェック・データをもあわせて受渡し
得るよう構成する。

〔産業上の利用分野〕

本発明は、固定長セルが伝送される広帯域ｌ５ＤＮを実
現する交換網に関連して、狭帯域ｌ５ＤＮ用の端末が収
容されているデータ伝送システムに用いるシグナリング
終端装置におけるシグナリング・データ受信処理方式に
関する。

広帯域ｌ５ＤＮを実現する手段としてＡＴＭ交換網が有
力視されている。ＡＴＶ交換網においては、すべてのデ
ータは固定長のセルの形式をとり伝送すべきデータ長が
当該１セル分よりも長い場合には、複数個のセルを用い
るようにされる。

このような広帯域ｌ５ＤＮが実現されようとしているが
、既存の狭帯域ｌ５ＤＮ用の端末（ＴＡ／ＴＥ）がＡＴ
Ｍ交換網に収容されることがある。

当該狭帯域ｌ５ＤＮ用のシグナリング方式としては、Ｃ
Ｃ３Ｎ１１７（コモン・チャンネル・シグナリング阻７
）やＬＡＰＤ　（リンク・アクセス・プロトコルＤタイ
プ）と呼ばれるものが用いられているが、この場合には
、シグナリング・データを可変長のフレーム形式で送受
し、当該シグナリング・データのチエツクのために、デ
ータの末尾にＣＲＣを付加するようにしている。

このために、広帯域ｌ５ＤＮに関連するシグナリング終
端装置においても、上記狭帯域Ｉ　ＳＤＮ用のシグナリ
ング方式をサポートする必要がある。

〔従来の技術〕

第７図は、広帯域ｌ５ＤＮに用いるシグナリング・デー
タ用のセルのフォーマットを示している。

当該セルは、５バイト分のヘッダ部と４８バイト分のペ
イロード部とで構成されている。そしてペイロード部内
の５アダブチ−ジョン・コントロール・フィールド部１
（２バイト分）と同しくアダブテーシ町ン・コントロー
ル・フィールド部■（２バイト分）とを除いた残余の４
４バイト分にシグナリング・データを記述するようにさ
れる。

シグナリング・データが上記４４バイト分よりも大であ
る場合には、第７図図示の如きセルを複数個分用いるよ
うにされる。そして、各セルのヘッダ部およびアダブチ
−ジョン・コントロール・フィールド部には５　（ｉ）
いずれの端末からのシグナリングであるかを特定する情
報（以下ＭＩＤ情報と略すことがある）と、（ｉｉ）複
数個用いられているセルの幾番目のセルに対応するもの
であるかを特定する情報（以下ＬＯＧ情報と略すことが
ある）と、　　（ｉｉｉ）最終のセルである場合に上記
４４ハイド分の内の幾バイト分にシグナリング・データ
が記述されているかを指示する情報（以下ＣＦ情報と略
すことがある）とが記述される。

第７図図示のフォーマットは最近定められたものであっ
て１本発明に対応する従来公知の構成は存在しないもの
であるが、第７図図示のセルが伝送されるデータ伝送シ
ステムにおいて、上述したＣＣ３Ｎ［Ｌ７やＬＡＰＤの
シグナリング方式を用いる狭帯域ｌ５ＤＮ用の端末が収
容されている場合におけるシグナリング終端装置の考慮
され得る構成の一例をもって従来例として以下説明する
。

第８図は従来例要部構成、第９図は動作説明用タイムチ
ャート、第１０図はデータ・メモリの構成例、第１１図
はコントロール・メモリの構成例を示す。

図中の符号１はシグナリング終端装置、２はデータ・メ
モリ、３はデータ・メモリ・アドレス・カウンタ　４は
コントロール・メモリ、５はコントロール・メモリ・ア
ドレス発生器、６はＭＩＤ情報ラッチ、７はＬＯＧ情報
ラッチ、８はＣＦ惰報ラッチ、９はＣＲＣチエツク部を
表している。

第７図に示した如きセルが単独に、あるいは複数個をも
って、シグナリング・データを伝送してくる。ＭＩＤ情
報ラッチ６は、各セルに対応していずれの端末が伝送し
てきたかをラッチする。ＬＯＣ情報ラッう７は、複数個
のセルが用いられる場合に幾番目のセルであるかをラッ
チする。ＣＦ情報ラッチ８は、最終のセルである場合に
、シグナリング・データとして存在するバイト数をラッ
チする。

データ・メモリ２は、第１０図に示す如く１図示の場合
には、データ伝送システム内に（Ｍ＋１）個の端末が存
在するものとした場合に、各端未対応にｎアドレス分の
記憶域を用意されている。

またコントロール・メモリ４ば、第１１図に示す如く、
各端末に対応して２アドレス分の記憶域を用意されてい
る。これは、データ・メモリ２上の各端未対応の記憶域
２−４に対して連続してデータを書き込むために用意さ
れていると考えてよい。

以下、第９図図示のタイムチャートを参照しつつ、最初
のセル（先頭セル）に４４バイト分のシグナリング・デ
ータが記述され、かつ次のセル（最終セル）に工２バイ
ト分のシグナリング・データが記述されて伝送されてい
たものとして、第８図図示の構成の動作を説明する。

セルにおけるアダブチ−ジョン・コントロール・フィー
ルド部ＩにおいてＭＩＤ情報とＬＯＧ情報が記述され、
かつアダプテーシジン・コントロール・フィールド部Ｈ
においてＣＦ情報が記述されているものとされている。

またＭＩＤ情報が端末Ｍを特定しているものとしている
。

先頭セル中のＭＩＤ情報とＬＯＧ情報とが受取られた状
態の下で、ＬＯＣ情報ラッう７に「先頭Ｊがラッチされ
、ＭＩＤ情報ラッチ６にｒ　Ｍ　Ｊがラッチされる。こ
のとき９図示されていないタイミング・ジェネレータ（
以下ＴＭＧと呼ぶことがある）の出力をもとにして、コ
ントロール・メモリ・アドレス発生器５は ２Ｍ＋１ なるアドレスを発生する（第１１図図示参照）。

当該コントロール・メモリ・アドレス発生器５の出力に
対応して、コントロール・メモリ４は値Ａを出力する。

なお、第１１図図示のコントロール・メモリ４における
アドレス２１と２１＋１とには最初に夫々、［ｉＸｎが
、スタート・アドレスおよびワーク・アドレスとして記
述されているものとする。したがって、上記値Ａは値Ｍ
Ｘｎを意味し、第１０図図示の記憶域２−Ｍの先頭を指
示する。

上記ＭＡはデータ・メモリ・アドレス・カウンタ３にロ
ードされ５以下、当該カウンタ３はタイミングに同期し
て値Ａ３値（Ａ＋１　）、値（Ａ＋２）、・・・値（Ａ
＋４３）を発し、先頭セル内のシグナリング・データ（
４４バイト分）を各バイト毎に、データ・メモリ２内に
書き込んでゆく、そして、データ・メモリ・アドレス・
カウンタ３の内容は（Ａ＋４４）となる。

先頭セルが到来し終わったことに対応する形でＣＦ情報
ラッチ８には値「４４」がラッチされる。

またコントロール・メモリ・アドレス発生器５はＭ なるアドレスを発する。

この状態の下で、第９図図示■で表すタイミングにおい
てコントロール・メモリ・アドレス発生器５は（２Ｍ＋
１）を発すると共に、コントロール・メモリ４に対して
ライト・イネーブルが与えられ、コントロール・メモリ
４のアドレス（２Ｍ＋１）内に上記値（Ａ＋４４）が書
込まれる。

以下、最終セルにおけるＭＩＤ情報やＬＯＧ情報がラッ
チされ、データ・メモリ・アドレス・カウンタ３は、値
（Ａ＋４４）、値（Ａ＋４５）。

・・・を出力する。そして、ＣＦ情報を受取った際に。

有効データが１２バイト分であったことを指示すぺ＜、
ＣＦ情報ラう千８には値［１２」がラッチされる０次い
で第９図図示の「Δ」で表したタイミングで解析部に対
してデータの解析を要求する。

このとき解析部には、ＭＩＤ情報ラシラッチ内容ｒＭＪ
、ＬＯＣ情報ラッチ７　）内容’ｌｌｎ」、　ＣＦ情報
ラッチ８の内容ｒｌ　２ｊ　、コントロール・メモリ４
の出力「Ａ」、データ・メモリ・アドレス・カウンタ３
の出力ｒＡ＋８８Ｊが解析制御情報として渡される。

解析部は、端末として「Ｍ」を意識し、データ・メモリ
２上の スタート・アドレス　　　Ａ エンド・アドレス　（Ａ＋８８）　−４４＋１２−１を
知り、データ・メモリ２から順次シグナリング・データ
を読出して解析する。このとき、ＣＲＣチエツク部９は
ＣＲＣチエツクを行い、その結果を解析部に送る。この
ときチエツク結果がＮＧであれば解析作業は中止される
。そして、第９図図示の■で表すタイミング時に、コン
トロール・メモリのアドレス（２Ｍ＋１）には値（Ａ＋
８８）が書込まれる。

〔発明が解決しようとする課題〕

第７図図示のフォーマットの場合には、アダブテーシ町
ン・コントロール・フィールド部夏において、ＬＯＧ情
報とＭＩＤ情報とを記述するのに２バイト分が用意され
ている。ＬＯＧ情報としては　「先頭Ｊと「中間」と「
最終」と「単一Ｊとの４つの状態を表示すれば足りるこ
とから２ビツトあれば済む、したがって、ＭＩＤ情報と
して１４ビツトを割りつけることが可能で・あり、端末
の個数としては２の１４乗即ち１６キロ個を用いること
ができることになる。今仮に１６キロ個の端末があると
して考える。

この場合、コントロール・メモリ４はアドレス方向に３
２Ｋを要する。またデータ・メモリ２は。

１つの端末に対応してｎアドレスを用意することから（
ｎの値は２５０バイト程度よりも大で５００バイト程度
を考慮すべき）。

１６Ｋｘ５００−８Ｍ のアドレス領域を必要とする。

しかし、現実的には、同時期に１０００個程度０端末が
動作しているものと考えてよく、上記メモリの大部分が
無駄となる。

またエラー・チエツクに当たっては、データ・メモリか
らデータを解析部へ読出す際にＣＲＣチ二ックックわれ
る。したがって、ＣＲＣチエ、りがＮＧであった場合に
は、解析部への読出しは無駄となる。

この対策として、ＣＲＣチエツクがＮＧとなったシグナ
リング・データについては、解析部に対して解析要求を
しないようにすることが考えられる。このためには、デ
ータ・メモリ２に対してシグナリング・データを書き込
む際にＣＲＣチエツクを行えば足りることになると考え
られる。しかし、シグナリング・データが複数個のセル
に分かれて到来することがあり、当該分かれてくるセル
の途中に、他端末からのセルが割り込んでくる可能性も
ある。このことから、ＣＲＣチエツクをデータ・メモリ
２への書込みの前で行うことも簡単なことではない。

本発明は、シグナリング・データを格納するデータ・メ
モリの必要容量を低減し、また更にエラー・チエツク処
理を効果的に実現することを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理構成図を示す０図中の符号２はデ
ータ・メモリ、３はデータ・メモリ・アドレス・カウン
タ、４はコントロール・メモリ。

１１はエラー・チェック・コード格納メモリ、１２はエ
ラー・チェック・コード・マツチング部１３はエラー・
チェック・コード計夏部、１４はセレクタを表している
。

本発明の場合には、上記データ・メモリ２は。

データ伝送システムに存在する各端末が共通に利用でき
る領域として１例えば２に個の記憶領域をもっている。

そして各記憶領域は例えばｎ個分のアドレスを用意され
ている。

個々の端末が上記データ伝送システムを介して交信を行
う際に当該端末に対してＭＩＤ情報が割り付けられてい
るが、当該ＭＩＤ情報にもとづいて、上記データ・メモ
リ２上の２に個の中の１つの記憶領域を使用するように
される。

コントロール・メモリ４は、各端末に対応して。

データ・メモリ２に対するシグナリング・データの書き
込みを行うための２個のアドレス領域と。

後述する如くエラー・チェック・コードを一時的に保持
するため２１個のアドレス領域とが用意される。

エラー・チェック・コード計夏部１３は、成る端末から
単一のセルあるいは複数のセルを用いてシグナリング・
データが伝送されて（るとき、当該データの各１バイト
のデータ毎に、エラー・チェック・コードを累積計算し
てゆく、エラー・チェック・コード格納メモリ１１は、
当該各バイト毎の累積計算結果を格納してゆく。

成る１つのセルについての累積１夏結果を、それに続く
他のセルに乗せられているシグナリング・データのため
に引き継ぐために、上記コントロール・メモリ４上の１
つのアドレス領域が上述の如くもうけられて利用される
。

該当する１つのＭＩＤ情報に対応する端末からのシグナ
リング・データのすべてについて、エラー・チェック・
コードが計算された際に（すべてのシグナリング・デー
タが到来し終わった際に）エラー・チェック・コード・
マツチング部１２はマツチングの有無を調べ、到来した
シグナリング・データにエラーが存在したか否かをチエ
ツクする。

〔作　用〕

本発明の場合には、適宜に割り付けられたＭＩＤ情報に
もとづいて該当端末がデータ・メモリ２上の２に個の中
の１つの記憶領域を利用するようにされる。この結果、
データ・メモリ２としてはアドレス方向に例えば２ｎＫ
個のアドレス領域を持てば足りる。

また複数のセルを利用してシグナリング・データが伝送
されてくる場合であっても、エラー・チェック・コード
を累積計算するに当たって、コントロール・メモリ４の
一部を利用し、累積計算の結果をセル間で引き継ぐこと
ができる。

この結果、データ・メモリ２の内容を解析部に受渡す際
に、あわせて、エラー・チェック・コード・マツチング
部１２のマツチング結果を利用することかできる。

［実施例〕 第２図は本発明の実施例構成を示す０図中の符号１ない
し９．および１１ないし１４は第１図および第８図に対
１している。また符号１５はエラー・チェック・コード
格納メモリ・アドレス発生器、１６はフリ・ンブ・フロ
ップであって時遅れ調整を行うものを表している。

第４図は本発明の場合のデータＩメモリ２の構成を示す
、当該データ・メモリ２の場合には２に個分の記憶領域
２−ｉが用意されている。そして各端末が適宜共通に利
用するようにされる。

第５図は本発明の場合のコントロール・メモリ４の構成
を示す、当該メモリ４の場合には、１つの端末に対応し
て４個のアドレス領域を用意している。即ち、第５図図
示のスタート・アドレスとワーク・アドレスとして示さ
れている所は、第１１図を参照して説叩したと同じ役割
をはたしているが１本発明の場合には図示のｒ　ＣＲＣ
ｃｈｅｃｋ結果ｊとして示しているアドレス領域が用意
されて。

上述の如く、エラー・チェック・コードの累積計算結果
を、後続するセル上のシグナリング・データに引き継ぐ
ために利用される。残る１つのアドレス領域は未使用に
置かれている。

第６図はエラー・チェック・コード格納メモリ１１の構
成を示す、当該メモリ１１は、第１図図示の如く１つの
セル中で送られてくる４４バイト分のシグナリング・デ
ータに対応して、エラー・チェック・コードを累積しつ
つ計算した結果を格納できるようにされている。

第３図は、第９図図示の場合と同様に、ＭＩＤ情報とし
て「Ｍ」を割り付けられている１フレ一ム分のシグナリ
ング・データが先頭セルで４４バイト分でかつ最終セル
で１２バイト分伝送されてきた場合のタイム・チャート
を示す。

第８図を参照して説明した従来の場合と同様に。

コントロール・メモリ４におけるスタート・アドレス部
とワーク・アドレス部とに初期設定が行われている。た
だし、従来の場合では端末とデータ・メモリ上の記憶領
域２−ｉとが対応していたので、初期設定においてコン
トロール・メモリの各ＭＩＤ対応のアドレスには当該端
末に対応するデータ・メモリ２の先頭アドレスを書き込
んでいたのに対し１本発明においては、コントロール・
メモリ４の全ＭＩＤ情報対応のスタート・アドレス部と
ワーク・アドレス部とには１例えばｒａｌｌＯ」を書き
込むようにする。これによって、全ＭＩＤ情報に対して
第４図図示の斜線領域を初期設定で割付けていることに
なる。

端末（ＴＡ／ＴＥ）からＭＩＤ情報を「Ｍ」に割付けら
れてシグナリング・データ・セルが送出されるという事
は、それ以前に当該端末に対してＭＩＤ情報を「Ｍ」に
割付けていることを意味している。そして本割付けの時
にコントロール・メモリ４のＭＩＤ情報−「Ｍ」に対応
するスタート・アドレス部とワーク・アドレス部とに、
第４図図示の斜線部分以外のいずれかの記憶領域の先頭
アドレスを設定する。具体的には、ＭＩＤ情報−「Ｍ」
の割付けが最初の割付けであったとするとコントロール
・メモリ４におけるｒＭＩ　Ｄ＝Ｍ。

に対応するスタート・アドレス部とワーク・アドレス部
とには、データ・メモリ２（第４図図示）のアドレスｎ
を設定する。言うまでもなく第２回目の（即ち次の）割
付けであった場合には、当該端末に対してデータ・メモ
リ２のアドレス２ｎを設定するようにされる。そして勿
論、当該端末に対する割付けを解放する場合には、上記
ｒａｌｌＯ」を書き込むようにする。

エラー・チェック・コードの生成は次の如く行われる。

即ち、成る特定パターン１６ビツトとシグナリング・デ
ータの最初に送られた１バイト目の８ビツトとを特定の
演算式にしたがって演算して１６ビツトの結果を得る。

この演算は、エラー・チェック・コード計算部１３にお
いて行われる。

この結果は、エラー・チェック・コード格納メモリ１１
内の「シグナリングｄａｔａ　１　ｂｙｔｅ目のＣＲＣ
計算結果Ｊ　（第６図参照）に書き込まれる。２バイト
目の８ビツトに対しては、１バイト目の演算結果の１６
ビツトとの間で演算を行い、新しい１６ビツトの結果を
得る。以下同様に演算を続け（上述の如くコントロール
・メモリ４上のアドレス領域を利用することもある）、
最後の８ビツトまでの演算結果１６ビツトが得られる。

一方、１フレ一ム分のシグナリング・データ全体に対す
るＣＲＣ１６ビツトが、シグナリング・データに続いて
伝送されてくる（狭帯域用の端末の場合）ので、エラー
・チェック・コード・マツチング部１２において照合さ
れる。

第３図に示す如く、送られてきたシグナリング・データ
・セルのＭＩＤ情報「Ｍノにしたがって。

コントロール・メモリ・アドレス発生器５はアドレスｒ
４Ｍ＋１」　（図示■）を発生し、これによってコント
ロール・メモリ４は値「Ａ」　（図示■・・・Ａ−ｎと
考えてよい）を出力する。

データ・メモリ・アドレス・カウンタ３は、以後、値ｒ
Ａ＋　ｌ　Ｊ　、値ｒＡ＋２Ｊ・・・を発生する。

これによって、シグナリング・データは該当するアドレ
スへ書き込まれてゆく。

この間、シグナリング・データは、エラー・チェック・
コード計算部１３にも供給され、エラー・チェック・コ
ードを累積計１してゆく、そしてアドレス発生器１５の
出力にもとづいて、エラー・チェック・コード格納メモ
リ１１に格納されてゆく、即ち、４４バイト目までの結
果が、第６図図示のメモリ１１のアドレス４３に書き込
まれる。

またコントロール・メモリ・アドレス発生器５の出力ｒ
４Ｍ＋２」　（図示■）にしたがって９図示■のタイミ
ングで、コントロール・メモリ４のアドレス「４Ｍ＋２
」に上記４４バイト目までの結果が書き込まれる。

最後のセルの到来に対応して、第９図を参照して説明し
た従来の場合と同様に、コントロール・メモリ４のアド
レスｒ４Ｍ＋ＩＪに上記値ｒＡ＋４４」が書き込まれる
。そしてデータ・メモリ２のアドレス（Ａ＋４４）、　
　（Ａ＋４５）・・・（Ａ＋８７）に、シグナリング・
データが書き込まれてゆく。

エラー・チェック・コードの演算に関して、コントロー
ル・メモリ・アドレス発生器５の出力ｒ４Ｍ＋２ノ　（
図示＠）に対応して、コントロール・メモリ４から、先
頭セルの４４バイト目に対応したエラー・チェック・コ
ード（ＣＲＣ）が読み出されて、エラー・チェック・コ
ード計算部１３に導かれ、最後のセルにおける先頭のｌ
バイト目と計算される。そして、エラー・チェック・コ
ード格納メモリ１１に書き込まれる。

最後のセルには、上述の如く、１２バイト分のシグナリ
ング・データが記述されていたことからそれまでの累積
計算結果は、エラー・チェック・コード格納メモリ１１
のアドレス［１１」に存在しており１図示［相］の如く
、アドレス「１１」をポイントするようにされる。即ち
エラー・チェック・コード・マツチング部１２における
チエツクが行われる。正しい（エラーがない）場合には
１図示＠のタイミングで、解析部に対して解析を要求す
る。ＮＧであった場合には解析要求を出さない。

解析部での処理は、従来の場合と同じである。

〔発明の効果〕

以上説明した如く１本発明によれば、メモリにおける必
要容量を低減できる。また複数のセルにまたがって１フ
レ一ム分のシグナリング・データが到来して（る場合で
も、解析部にデータを渡す前に、エラー・チエツクを行
うことができる。そして、狭帯域ｌ５ＤＮ用の端末が収
容されている場合にも対処することができる。

構成例を示す。

図中の符号１はシグナリング終端装置。

−タ・メモリ、４はコントロール・メモリＭＩＤ情報ラ
ッチ、７はＬＯＣ情報ラッチ。

ＣＦ情報ラッチ、１１はエラー・チェックド格納メモリ
、１２はエラー・チエツク・・マツチング部、１３はエ
ラー・チェックド針賞部、１４はセレクタを表す。

２はゾ ロは ８は ・コー コード ・コー

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の実施例
構成、第３図は本発明の場合のタイム・チャート、第４
図は本発明の場合のデータ・メモリの構成、第５図は本
発明の場合のコントロール・メモリの構成、第６図はエ
ラー・チェック・コード格納メモリの構成、第７図はシ
グナリング・データ用のセルのフォーマット、第８図は
従来例要部構成、第９図は動作説明用タイムチャート。 第１０図は従来の場合のデータ・メモリの構成例。

Claims (4)

【特許請求の範囲】
1. （１）予め定められたバイト数分のヘッダ部と予め定め
   られたバイト数分のペイロード部とで構成される固定長
   のセルを単位とし、 当該セルが単独に、あるいは複数個のセルで構成されて
   、シグナリング・データを搭載して伝送されると共に、 特定の端末に対しては、上記シグナリング・データを搭
   載したセルに対応して、エラー・チェック・コードを転
   送するよう構成されてなるデータ伝送システムにおいて
   、 伝送されてくるシグナリング・データを解析するシグナ
   リング終端装置（１）をそなえ、該シグナリング終端装
   置（１）は、上記データ伝送システム内に存在する上記
   端末の個数よりも少ない個数分だけ用意されて、かつシ
   グナリング・データを現に伝送してくる上記端末に対し
   て適宜に割付けられる記憶域（２−ｉ）を有するデータ
   ・メモリ（２）をそなえると共に、当該データ・メモリ
   （２）に対するアクセス・アドレス情報を生成するコン
   トロール・メモリ（４）とをそなえ、 当該コントロール・メモリ（４）は、上記セル内に記述
   されている上記端末を特定する情報にもとづいてアクセ
   スされ、上記単独のセルをもってあるいは上記複数のセ
   ルをもって伝送されてきた上記シグナリング・データを
   、個々の端未対応に、ひとまとまりの連続データとして
   、上記データ・メモリ（２）上に記述するよう、当該デ
   ータ・メモリ（２）に対する上記アクセス・アドレス情
   報を生成するよう構成されることを特徴とするシグナリ
   ング・データ受信処理方式。
2. （２）上記シグナリング終端装置（１）は、上記各セル
   に搭載されている上記シグナリング・データの各単位バ
   イト分を受信する毎に、エラー・チェック・データを生
   成するエラー・チェック・コード計算部（１３）と、当
   該エラー・チェック・コード計算部（１３）において計
   算された結果を逐次格納するエラー・チェック・コード
   格納メモリ（１１）と、該エラー・チェック・コード格
   納メモリ（１１）に格納された最終結果について、上記
   特定の端末に対応して転送されてくる上記エラー・チェ
   ック・コードを照合するエラー・チェック・コード・マ
   ッチング部（１２）とをそなえ、 上記データ・メモリ（２）の内容を解析すべく解析部へ
   受渡す際に、上記エラー・チェック・コード・マッチン
   グ部（１２）における照合結果を上記解析部へ受渡すよ
   うにしたことを特徴とする請求項（１）記載のシグナリ
   ング・データ受信処理方式。
3. （３）上記コントロール・メモリ（４）は、上記端末に
   対応して、少なくとも３個の情報格納域をそなえ、 当該情報格納域のうちの少なくとも２個分が、上記複数
   個分のセルをもって伝送されてくるシグナリング・デー
   タを、上記データ・メモリ（２）上にひとまとまりの連
   続データとして格納すべく、上記複数個のセルの夫々に
   対応して、データ格納先頭アドレスを指示するよう構成
   されると共に、 上記情報格納域のうちの少なくとも１個分が、上記複数
   個分のセルをもって伝送されてくるシグナリング・デー
   タについての、各セルの末尾のバイトに対応して計算さ
   れているエラー・チェック・データを格納するよう構成
   され、 上記エラー・チェック・コード計算部（１３）は、少な
   くとも第２番目以降のセルが伝送されてくる際に、直前
   のセルに対応して上記コントロール・メモリ（４）上の
   上記情報格納域に格納されているエラー・チェック・デ
   ータを受け取って、計算処理を行うよう構成される ことを特徴とする請求項（２）記載のシグナリング・デ
   ータ受信処理方式。
4. （４）上記セルは、上記ヘッダ部と上記ペイロード部と
   で構成される情報記述域内において、少なくとも、いず
   れの端末からの情報であるかを特定する情報と、当該セ
   ルが上記ひとまとまりのシグナリング・データを伝送す
   る上での幾番目のセルであるかを特定する情報と、末尾
   のセルである場合において当該末尾のセル内に記載され
   ているシグナリング・データのバイト数を指示する情報
   とを記述されていることを特徴とする請求項（２）記載
   のシグナリング・データ受信処理方式。