JPH0477352B2 - - Google Patents

Info

Publication number
JPH0477352B2
JPH0477352B2 JP62171346A JP17134687A JPH0477352B2 JP H0477352 B2 JPH0477352 B2 JP H0477352B2 JP 62171346 A JP62171346 A JP 62171346A JP 17134687 A JP17134687 A JP 17134687A JP H0477352 B2 JPH0477352 B2 JP H0477352B2
Authority
JP
Japan
Prior art keywords
signal
output
safety protection
protection device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62171346A
Other languages
English (en)
Other versions
JPS6388624A (ja
Inventor
Ugon Misheru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BURU SEE PEE 8
Original Assignee
BURU SEE PEE 8
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BURU SEE PEE 8 filed Critical BURU SEE PEE 8
Publication of JPS6388624A publication Critical patent/JPS6388624A/ja
Publication of JPH0477352B2 publication Critical patent/JPH0477352B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/36—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes
    • G06Q20/367—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes involving electronic purses or money safes
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B13/00—Taximeters
    • G07B13/02—Details; Accessories
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C9/00—Individual registration on entry or exit
    • G07C9/20—Individual registration on entry or exit involving the use of a pass
    • G07C9/29—Individual registration on entry or exit involving the use of a pass the pass containing active electronic elements, e.g. smartcards
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1025—Identification of user by a PIN code
    • G07F7/1083—Counting of PIN attempts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Theoretical Computer Science (AREA)
  • Finance (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)
  • Storage Device Security (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Electric Motors In General (AREA)
  • Crushing And Pulverization Processes (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Television Receiver Circuits (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Burglar Alarm Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電源の最初の遮断後に電子的データ
処理装置の少なくとも１つの機能の実行を禁止す
る安全保護装置に関する。
本発明の装置は、特に、例えば、集積マイクロ
プロセツサを有するクレジツト・カードのような
データまたはプログラムを記憶したり或るいは信
号または情報を処理するために揮発性の構成要素
を備えている半導体を用いて集積された電子的デ
ータ処理装置に適用されるものである。これらの
装置はまた、少なくとも部分的にデイジタル・カ
ウンタにより構成されたり、または、クオーツ・
クロツクを備えることもできる。
従来技術 揮発性メモリ（RAMのような）を備えている
電子的データ処理装置には、電源が欠落した場合
に上記メモリに格納されている情報が総て失われ
てしまうと言う欠点がある。このことは、例え
ば、このようなメモリが特に組み合わされた集積
マイクロプロセツサを備えている電子的タイプの
クレジツト・カードの場合に当て嵌まる。
同じような欠点は、デイジタル表示装置を除
き、基本的構成要素としてマルチバイブレータを
有する集積回路の形態にある上述のカウンタのよ
うな、多くの通常の電子装置に見られる。このよ
うな要素を電源に接続した時には、その初期状態
は常に同じである。と言うのは、このようなカウ
ンタが電源に再接続される時には、いつでも零リ
セツトが行われるからである。
マイクロプロセツサ及び揮発性メモリを有する
クレジツト・カードのような集積電子装置におい
ては、特に、電子装置に給電する電池または蓄電
池がカード内に収容されている場合、安全上の理
由から、上記カード内に収容されている集積電子
装置に給電を行う電池または蓄電池が取り出され
て（従つて、電源が遮断されて）、しかる後に再
び元に戻されて電子装置を電源に接続した時にカ
ードの機能の復旧を阻止することが必要となり得
る。例えば、このカードが銀行のキヤツシユ・デ
イスペンサ端末から金銭を引き出すのに使用され
る場合には、カードの携帯者は、端末に接続され
ている処理システムにより金銭の引き出しが許可
されるようにするため、初めに、個人的なアクセ
ス・コードを告知する必要がある。典型例におい
て、カードは、カード携帯者がその個人的アクセ
ス・コードを端末に示すことを試みた回数を記憶
する集積カウンタを備えている。この場合、アク
セス・コードを入力する試みの回数は、次のよう
に予め定められた仕方で制限されている。即ち、
上記のような試みが予め定められた回数だけ不成
功に終つた場合には、カウンタが越えてはならな
い予め定められた数に到達するために、カードは
端末により保留されてしまう。そこで、カードを
失つた携帯者は、カードを取り戻すために銀行側
と相談しなければならない。
ところでカード携帯者が不正使用者である場合
には、正確なアクセス・コードを知つていないた
めに、カウンタの上記のような安全上の役割を認
めることなく、アクセス・コードを発見するため
の試みを非常な多数回に亙り連続的に行うことに
なろう。その場合、不正使用者は、電源を遮断す
ればカウンタが自動的に零にリセツトされるの
で、カードの電子的データ処理装置から蓄電池ま
たは電池を取り外したり或るいは切り離す可能性
がある。この零リセツトを行つたならば、不正使
用者は単に電池を再設置するだけで、カードの電
子装置に電力が再び供給され、不正使用者はその
都度内部メモリに成功裏にアクセスすることがで
きる。と言うのは、アクセス・コードは初期の既
知の状態にリセツトされているからである。この
ようにして、カウンタにより記録されている越え
てはならない予め定められた試みの回数に達する
前に電池を再び取り外し、上記の操作を続けるこ
とができる。
上記の説明から明らかなように、この場合に
は、電子的データ処理装置に対する電力供給の最
初の遮断後に、カードに担持されている電子的デ
ータ処理装置の１つまたは複数の機能或いは全機
能の実行を禁止する安全保護装置を設けることが
重要である。
このような安全保護装置の役割が重要で有り得
る別の例は、車輌が走行した距離を記録する電気
的集積カウンタの役割である。このカウンタに対
する電力供給が自動的に行われ電源がカウンタと
一体である場合には、窃盗者は電源を切つてカウ
ンタを零にリセツトする誘惑を避けられないであ
ろう。何故ならば、その後にカウンタに対し電圧
を復旧することにより、窃盗者は再びカウンタを
起動し始めることができ、これは、特にその車輌
を販売したい場合に、走行距離の証明の点で非常
に有利になる。
機能を禁止する安全保護装置が望まれる電子的
データ処理装置の他の例として、内部電源が故障
した場合に直ちにその機能がもはや保証されなく
なるクオーツ・クロツクを備えている電子装置が
ある。この場合、クオーツ・クロツクによつて設
定される時間ベースは、電子装置の使用者が内部
電源故障を知らなければ狂つてしまい、このこと
は、電子装置が例えば標準尺度を発生する装置で
ある場合には非常に由々しい結果を齎らす。この
ような場合、クロツクの電源が一旦遮断され、し
かる後に回復された場合でも装置の機能を禁止し
て、使用者に対し遮断の事実を告知し、装置の再
較正を可能にするのが有用である。
現在のところ、単純な構造を有し廉価でしかも
電源の最初の遮断後に、装置に対する給電が続い
て復旧された場合でも、電子的データ処理装置の
１つまたは複数の機能或るいは全機能を禁止する
ことができる信頼性のある安全保護装置は知られ
ていない。
発明の目的 本発明の目的は、上に述べたような欠点を克服
し、そして特に、電源の最初の遮断後に続いて給
電が回復された場合でも、電子的データ処理装置
の少なくとも１つの機能の実行を禁止する安全保
護装置であつて、しかも信頼性があり、構造が単
純で、廉価で且つ確実に動作する安全保護装置を
提供することにある。
発明の構成 本発明の上記の目的は、 電源の最初の遮断後に、それに続いて電源電圧
が復旧された場合でも、電子的データ処理装置の
少なくとも１つの機能の実行を禁止するための安
全保護装置において、上記電源に対する最初の接
続時点で始まり該電源の最初の遮断時点前に終わ
る期間中に一度だけ動作し、上記期間中に、その
動作を特性的に表す信号を出力端に発生する第１
の手段と、 上記電源に最初に接続される時点から最初に遮
断される時点まで上記特性信号を記憶するために
上記第１の手段の出力端に接続されている１つの
入力端を有する第２の手段を備え、該第２の手段
は、１つの出力端を介して上記電子的データ処理
装置に接続されて、上記出力端に、上記電源への
最初の接続時点から上記最初の遮断時点まで上記
電子的データ処理装置の機能を許可する第１のレ
ベルを有する禁止信号を発生し、該禁止信号は、
上記第１の遮断時点から始まる上記動作の実行を
禁止する第２のレベルを有し、該禁止信号は電圧
が復旧された場合でも上記第２のレベルを維持す
ることを特徴とする安全保護装置により達成され
る。
本発明の１つの実施態様においては、第２の手
段が静的構成素子を有する回路であり、該構成素
子の１つは、回路の内部手段または外部手段によ
り上記期間の終了時に破壊される。
本発明の他の実施態様においては、第２の手段
が第１の手段に接続されて上記特性信号を記憶す
るための回路と、上記記憶回路及び上記第１の手
段に接続されて１つの出力端に上記禁止信号を発
生する禁止回路とを備えている。
本発明の他の実施態様においては、上記機能の
実行の禁止を取り消すための手段が設けられ、該
取り消し手段は、第２の手段の入力端に接続され
ている１つの出力端を有し、該取り消し手段は、
電源の遮断後、装置に対する電圧の復旧後に、上
記機能の実行を可能にすることが望ましい場合に
上記第１のレベルを有する出力信号を発生し、該
取り消し手段は、符号化された信号を受け入れる
ための少なくとも１つの入力端を備え、該符号化
された信号の受信により、該取り消し手段の出力
信号は上記第１のレベルを呈する。
本発明の更に他の実施態様においては、記憶回
路はマスタ−スレイブ型のマルチバイブレータか
ら構成される。
本発明の他の実施態様においては、記憶回路は
１つまたは複数の揮発性メモリを備える。
本発明の他の実施態様においては、上記期間の
終了時に破壊される構成素子はレーザービームに
より破壊される素子である。
本発明の他の実施態様においては、上記期間の
終了時に破壊される素子は、該素子を流れる過大
な電流により破壊される素子である。
本発明の更に他の実施態様においては、上記期
間の終了時に破壊される素子は機械的作用により
破壊される素子である。
本発明の他の実施態様においては、電子的デー
タ処理装置及び安全保護装置の電源は電池または
蓄電池である。
本発明の他の実施態様においては、電子的デー
タ処理装置はマイクロ回路カードであり、該マイ
クロ回路の１つは１つまたは複数の揮発性メモリ
を備えている。
本発明の他の実施態様においては、上記電子的
データ処理装置の少なくとも１つの揮発性メモリ
は上記第２の手段の記憶回路を構成する。
最後に、本発明の更に他の実施態様において
は、電池または蓄電池はカードにより担持されて
いる。
本発明の特徴及び利点は、添付図面と関連して
の以下の詳細な説明から一層明瞭になるであろ
う。
好適な実施例の説明 第１図に略示した安全保護装置１によれば、電
源３の最初の遮断後、それに続いて電圧が回復さ
れた場合でも、電子的データ処理装置２の少なく
とも１つの機能の実行が禁止される。第１図に例
示してある電子ユニツト２は、例えば読出し／書
込みメモリRAM及び読出し専用メモリ（ROM）
６が設けられている集積マイクロプロセツサとす
ることができる。この安全保護装置の例示的要素
においては、電子ユニツト２は、例えばクレジツ
ト・カードであり、電子ユニツト２並びに安全保
護装置１はこのカード内に集積されて格納されて
いると仮定する。また、電池或いは蓄電池とする
ことができる電源３もカード内に格納されている
か或いはカードにより担持されているものと仮定
する。しかしながら、この電子ユニツト２は、例
えば、距離カウンタ、クロツク制御式測定装置等
のような全く異なつた装置でも良いことは明らか
である。例えば、電子ユニツト２がクレジツト・
カードである場合には、参照数字７で示すように
入／出力バスが設けられ、このバスにより、この
カードのマイクロプロセツサ４は銀行の端末装置
と交信することができる。
安全保護装置１は、電源３に対する最初の接続
の時点で始まる期間中に１回だけ動作し、この電
源が最初に遮断される時点より前にこの動作を完
了する第１の手段８を備えている。追つて詳細に
説明するように、この第１の手段は、上記の期間
中に、その機能を特性的に表す信号を出力部９に
供給する。
装置１はまた、第１の手段８の出力部に接続さ
れて、該第１の手段によつて供給される特性信号
を、電源３との最初の接続の時点かち最初の遮断
の時点まで記憶するように企図されている第２の
手段を備えている。追つて詳細に説明するよう
に、この第２の手段はその出力部１７に禁止信号
を発生する。この禁止信号は、電源への最初の接
続の時点から最初の遮断の時点まで、第１のレベ
ルにされる。また、この禁止信号は最初の遮断の
時点から出発して第２のレベルにされる。この第
２のレベルは、電源３から電子ユニツト及び安全
保護装置１に電圧が再び供給された場合でも維持
される。禁止信号は、その第１のレベルにあると
きには電子ユニツトの動作を許可し、第２のレベ
ルにあるときには、該装置の少なくとも１つの機
能の実行を禁止する。
本発明による装置の別異の実施例においては、
装置はまた、禁止信号が第２のレベルにあるとき
に、電子ユニツト２の少なくとも１つの機能の実
行の禁止を解除するための手段１４を備えてい
る。この解除手段は出力部１５を有しており、こ
の出力部１５は第２の手段の入力部に接続されて
いる。追つて詳細に説明するように、この解除手
段は、問題の機能の実行の禁止を解除するため
に、遮断に続く装置に対する電圧の復旧の所望の
時点で、第１のレベルを呈する出力信号を発生す
る。この解除手段は、符号化された信号の受信を
可能する少なくとも１つの入力部１６を備えてお
り、該符号化信号の受信により、この解除手段の
出力信号は、最初の遮断前における上記特性信号
のレベルにあり、従つて、電子ユニツトが、その
機能の１つのまたは２つ以上の機能の禁止を伴う
ことなく、再び一度だけ動作することが許され
る。手段１４は、インターフエース回路７を介し
て符号化信号を受け入れるマイクロプロセツサ４
から構成することができる。この場合には、マイ
クロプロセツサ４は、出力部１５に直接接続され
る特殊出力部を有することができる。第１の手段
８は、MOS型のトランジスタＴを用いるスイツ
チング回路から構成することができ、その場合に
は、該トランジスタのゲート及びドレインは、例
えば、それぞれに抵抗器Ｒ１，Ｒ２を介して電源
３の出力部に接続される。トランジスタＴのソー
スは、抵抗器Ｒ３を介して基準電位もしくはアー
スＭに接続され、第１の手段８の出力部９を構成
する。第２の手段１０は例えば、第１の手段の出
力信号によつて制御され且つ電源３に接続されて
いるＲ／Ｓ型のバイブレータから構成することが
できる記憶回路１１を備えている。電源３の最初
の遮断後に、その機能の少なくとも１つもしくは
機能全体の実行を禁止するように企図されている
電子ユニツトがメモリを備えているマイクロプロ
セツサである場合には、上記記憶回路１１は、該
マイクロプロセツサ４の１つまたは２つ以上のメ
モリ・セル（RAM）５から構成することができ
よう。
第２の手段は、また、記憶回路１１並びに第１
の手段８の出力部９に接続されている禁止回路１
２を備えている。この禁止回路は、NORゲート
１９を有しており、該NORゲートの入力端は、
第１の手段の出力部９並びに記憶回路の出力部１
３にそれぞれ接続されている。このゲートの出力
部はインバータ１８に接続され、該インバータの
出力部はこの禁止回路の出力部１７並びに第２の
手段１０の出力部を構成している。この出力部か
ら既述の禁止信号を発生する。この信号は、電源
が遮断後に復旧した場合でも、例えば、装置全体
に対する給電を遮断するスイツチング装置に作用
することにより、電子ユニツトの少なくとも１つ
の機能の実行を禁止することができるばかりでな
く、該電子ユニツトの総ての機能を禁止すること
もできる。
次に、第２図を参照しながら、この装置の動作
について詳細に説明する。
第２図のａには、時間ｔの経過に伴う電源３の
出力電圧レベルにおける変動が示されており、同
図のｂには、第１の手段の出力部９に現れる信号
が、そして同図のｃには、第２の手段１０の出力
部１７もしくは記憶回路１１の出力部１３に発生
する信号が示されている。装置１及び電子ユニツ
ト２が電源３に最初に接続される時点は波形図ａ
における時点T0で示されている。この電源接続
は、最初の遮断時点T2で遮断される。例えば、
マイクロプロセツサを有するクレジツト・カード
の場合には、この最初の遮断は、電池或いは蓄電
池３を取り外すことにより起こり得る。
第１の手段８は、第２図の波形ｄに示してある
ように、電源３から最初に電圧が印加される時点
T0で始まる期間中のみ動作して、電源を最初に
遮断する時点T2に先立つ時点T1で機能を停止す
る。第１の手段８は、この期間T1−T0にわたり、
その出力部９に、波形ｂに示してあるように第１
の手段の機能を特性的に表す信号を発生する。実
際、第１の手段８の出力部９での信号は、期間
T1−T0にわたつて第１のレベル（例えば論理
“１”のレベル）にあり、この期間T1−T0以外で
は、この信号は第２のレベル（論理“０”のレベ
ル）にある。
上に述べたように、第１の手段８は、静的要素
だけからなるスイツチング回路である。この回路
の機能を時点T1で停止させるために、この回路
の構成素子の１つをこの時点で破壊することがで
きる。この破壊は、第１の手段の回路に対する内
部的破壊或いは外部的破壊の何れでも良い。例え
ば、外部的破壊は、カードをその最終の所有者に
給付する前に、抵抗器Ｒ２をレーザ・ビームに照
射するか、或いは、抵抗器を破壊する何等かの機
械的作用（例えば切断）を加えることにより実現
することができる。回路に対する内部的な手段に
よる破壊は、例えば、過大な電流を発生して熱を
発生させ、トランジスタ７のドレインと抵抗器Ｒ
２との間の接続を破断することにより行うことが
できる。その結果、何れの場合にも、出力部９は
最終的に回路のアースに接続される。
時点T0において、第２の手段１０、特に記憶
回路１１は、第１の遮断時点T2までに、第１の
手段によつて発生される特性信号を記憶する。こ
の第２の手段は、その出力部１７に、電源に対す
る最初の接続時点T0と最初の遮断時点T2との間
で、第２図の波形ｃに示されているような禁止信
号を発生する。この信号は、時点T0とT2との間
で第１のレベル（論理“１”のレベル）にあり、
これに対して、第１の遮断時点T2以降は、この
信号は第２のレベル（論理“０”のレベル）にあ
る。例えば、蓄電池或いは電池３が取り外された
ことによる第１の遮断に対応する時点T2から出
発して、第２の手段１０の出力信号は、時点T3
（波形ａ）において電池または蓄電池３が再び元
の位置に戻されて、その結果、装置１及び電子ユ
ニツト２に対する電圧が回復された場合でも、第
２のレベル（論理“０”）を維持する。
NORゲートとそれに続くインバータとを備え
ている禁止回路１２は、その出力部１７に、第２
図の波形ｃに示すような信号を発生する。この信
号は、電源に対する第１の接続時点T0と第１の
遮断時点T2との間では第１のレベル（論理
“１”）にある。この信号は、時点T3において装
置１及び電子ユニツト２に電力を供給する電池ま
たは蓄電池３が取り替えられても、第２のレベル
（論理“０”）に留まる。その結果、時点T0とT2
との間で、電子ユニツト２に接続されている禁止
回路１２は、電子ユニツト２の機能を許容する信
号を発生する。時点T2から出発して、禁止回路
は、装置の少なくとも１つの機能または総ての機
能の実行を禁止するための、第２のレベルにある
制御信号を発生する。この禁止は、上記第１の遮
断後に、蓄電池或いは電池が時点T3において交
換された場合でも持続する。
禁止回路１２により発生される信号は、記憶回
路１１により発生される信号と同じである。禁止
回路１２は、実際上、安全保護装置と電子ユニツ
トとの間におけるインターフエース回路である。
マイクロプロセツサを備えているクレジツト・
カードの場合には、電源３の遮断後に禁止回路１
２によつて発生される論理“０”レベルを有する
禁止信号は、例えば、装置２の総ての機能或いは
装置２の本質的な機能中の或る機能だけを禁止し
て、不正使用者による使用を不可能にする。
車輌における距離カウンタである場合には、該
安全保護装置は、例えば、該装置に電力を供給す
る電池または蓄電池３が取り外されたり或いは切
り離された場合のカウンタの再起動を禁止する。
このようにして、不正行為が行われたことの判定
が可能となる。
クロツク・パルスに基づいて動作する電子ユニ
ツトの場合には、その電源が取り外されたり或い
は切り離された時にはいつでもクロツクの再起動
を禁止することができる。
他の実施例においては、電子ユニツト２の１つ
または２つ以上の機能の実行の禁止を取り消すた
めの手段１４が、第２の記憶手段１０の入力部及
び電源３に接続されている。この取消し手段は、
その出力部において取消し信号を発生し、この信
号は、第１の遮断並びに装置及び電子ユニツトへ
の電圧の復旧後に、第２の記憶手段１０の入力部
に印加することができる。この取消し信号は、第
１の手段８によつて発生される特性信号に等価で
ある。この取消し信号のために、取消し手段の入
力部１６に符号化された信号が印加され、そして
この信号のために、出力部１５には、第１のレベ
ル（論理“１”レベル）を有する取消し信号が発
生される。符号化された信号は、真正な所有者で
あつて、電源３の遮断に続く本装置による電子ユ
ニツトの１つまたは２つ以上の機能の禁止後に該
電子ユニツト２の機能を再開することを欲する使
用者によつて、適当な手段により印加することが
できる。
【図面の簡単な説明】
第１図は、本発明による安全保護装置の概略回
路図、第２図は、この安全保護装置の動作におい
て発生する基本的な信号を示す信号波形図であ
る。 １……安全保護装置、２……電子的データ処理
装置、３……電源（電池もしくは蓄電池）、４…
…マイクロプロセツサ、５……メモリ・セル
（RAM）、７……インターフエース回路、８……
第１の手段（スイツチング回路）、１０……第２
の手段（記憶手段）、１１……記憶回路、１２…
…禁止回路、１４……取消し手段、１８……イン
バータ、１９……反転増幅器（NORゲート）、Ｍ
……アース、Ｒ……抵抗器、Ｔ……トランジス
タ。

Claims (1)

  1. 【特許請求の範囲】 １ 電源の最初の遮断後に、それに続いて電源電
    圧が復旧された場合でも、電子的データ処理装置
    ２の少なくとも１つの機能の実行を禁止するため
    の安全保護装置１において、電源３に対する最初
    の接続時点T0で始まり該電源の最初の遮断時点
    T2前に終わる期間中に１度だけ動作し、前記期
    間中に、その動作を特性的に表す信号を出力部９
    に発生する第１の手段８と、 前記電源に対する最初の接続時点T0から最初
    の遮断時点T2まで前記特性信号を記憶するため
    に前記第１の手段８の出力部に接続されている１
    つの入力部を有する第２の手段１０を備え、該第
    ２の手段１０は、１つの出力部１７を介して前記
    電子的データ処理装置２に接続されており、前記
    出力部において、前記電源に対する最初の接続時
    点T0から前記最初の遮断時点T2まで前記電子的
    データ処理装置の機能を許可する第１のレベルを
    有する禁止信号を発生し、該禁止信号は、前記第
    １の遮断時点T2から始まる前記動作の実行を禁
    止する第２のレベルを有し、該禁止信号は電圧が
    復旧された場合でも前記第２のレベルを維持する
    ことを特徴とする安全保護装置。 ２ 第１の手段８は静的構成素子を有する回路で
    あり、該構成素子の１つが、回路の内部手段また
    は外部手段により前記期間の終了時に破壊される
    特許請求の範囲第１項記載の安全保護装置。 ３ 第２の手段１０は第１の手段８に接続されて
    前記特性信号を記憶するための回路１１と、前記
    記憶回路１１及び前記第１の手段８に接続されて
    １つの出力部１７に前記禁止信号を発生する禁止
    回路１２とを備えている特許請求の範囲第１項記
    載の安全保護装置。 ４ 前記機能の実行の禁止を取り消すための手段
    １４を備え、該取り消し手段は、第２の手段１０
    の入力部に接続されている１つの出力部１５を有
    し、該取り消し手段は、電源の遮断後、装置に対
    する電圧の復旧後に、前記機能の実行を可能にす
    ることが望ましい場合には、前記第１のレベルを
    有する出力信号を発生し、前記取り消し手段は、
    符号化された信号を受け入れるための少なくとも
    １つの入力部１６を備え、該符号化された信号の
    受信により前記取り消し手段の出力信号が前記第
    １のレベルになる特許請求の範囲第２項記載の安
    全保護装置。 ５ 記憶回路１１はマスタ−スレイブ型のマルチ
    バイブレータである特許請求の範囲第３項記載の
    安全保護装置。 ６ 記憶回路１１は１つまたは複数の揮発性メモ
    リを備えている特許請求の範囲第３項記載の安全
    保護装置。 ７ 前記期間の終了時に破壊される構成素子はレ
    ーザービームにより破壊される素子である特許請
    求の範囲第２項記載の安全保護装置。 ８ 前記期間の終了時に破壊される素子は、該素
    子を流れる過大な電流により破壊される素子であ
    る特許請求の範囲第２項記載の安全保護装置。 ９ 前記期間の終了時に破壊される素子は、機械
    的作用により破壊される素子である特許請求の範
    囲第２項記載の安全保護装置。 １０ 電子的データ処理装置２の電源３は電池ま
    たは蓄電池である特許請求の範囲第１項記載の安
    全保護装置。 １１ 電子的データ処理装置２はマイクロ回路カ
    ードであり、該マイクロ回路の１つが１つまたは
    複数の揮発性メモリを備えている特許請求の範囲
    第１項ないし第１０項のいずれかに記載の安全保
    護装置。 １２ 前記電子的データ処理装置の少なくとも１
    つの揮発性メモリは前記第２の手段１０の記憶回
    路１１を構成する特許請求の範囲第１１項記載の
    安全保護装置。 １３ 電池または蓄電池３はカードにより担持さ
    れている特許請求の範囲第１１項記載の安全保護
    装置。
JP62171346A 1986-07-11 1987-07-10 電源の最初の遮断後に電子的デ−タ処理装置の機能を禁止する安全保護装置 Granted JPS6388624A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8610208A FR2601525B1 (fr) 1986-07-11 1986-07-11 Dispositif de securite interdisant le fonctionnement d'un ensemble electronique apres une premiere coupure de son alimentation electrique
FR8610208 1986-07-11

Publications (2)

Publication Number Publication Date
JPS6388624A JPS6388624A (ja) 1988-04-19
JPH0477352B2 true JPH0477352B2 (ja) 1992-12-08

Family

ID=9337392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62171346A Granted JPS6388624A (ja) 1986-07-11 1987-07-10 電源の最初の遮断後に電子的デ−タ処理装置の機能を禁止する安全保護装置

Country Status (9)

Country Link
US (1) US4795893A (ja)
EP (1) EP0252812B1 (ja)
JP (1) JPS6388624A (ja)
AT (1) ATE60681T1 (ja)
CA (1) CA1284841C (ja)
DE (1) DE3767797D1 (ja)
ES (1) ES2021380B3 (ja)
FR (1) FR2601525B1 (ja)
HK (1) HK84195A (ja)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239166A (en) * 1989-01-17 1993-08-24 Graves Marcel A Secure data interchange system erasing a card memory upon an invalid response
GB2288048A (en) * 1994-03-29 1995-10-04 Winbond Electronics Corp Intergrated circuit
FR2749958B1 (fr) * 1996-06-14 1998-08-14 Ricard Claude Procede et dispositif pour detecter une coupure frauduleuse de l'alimentation d'un taximetre electronique
FR2757298B1 (fr) * 1996-12-12 1999-03-05 Ricard Claude Procede et dispositif de surveillance de l'alimentation d'un taximetre de taxi
US6272637B1 (en) * 1997-04-14 2001-08-07 Dallas Semiconductor Corporation Systems and methods for protecting access to encrypted information
US7013481B1 (en) 2000-03-31 2006-03-14 Intel Corporation Attestation key memory device and bus
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US6934817B2 (en) * 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US7082615B1 (en) 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US6754815B1 (en) 2000-03-31 2004-06-22 Intel Corporation Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set
US6957332B1 (en) 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US7073071B1 (en) 2000-03-31 2006-07-04 Intel Corporation Platform and method for generating and utilizing a protected audit log
US6760441B1 (en) 2000-03-31 2004-07-06 Intel Corporation Generating a key hieararchy for use in an isolated execution environment
US6769058B1 (en) 2000-03-31 2004-07-27 Intel Corporation Resetting a processor in an isolated execution environment
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US7194634B2 (en) * 2000-03-31 2007-03-20 Intel Corporation Attestation key memory device and bus
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US6976162B1 (en) 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US7389427B1 (en) 2000-09-28 2008-06-17 Intel Corporation Mechanism to secure computer output from software attack using isolated execution
US7793111B1 (en) * 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US7215781B2 (en) * 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US7225441B2 (en) * 2000-12-27 2007-05-29 Intel Corporation Mechanism for providing power management through virtualization
US6907600B2 (en) 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US7035963B2 (en) * 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US7272831B2 (en) * 2001-03-30 2007-09-18 Intel Corporation Method and apparatus for constructing host processor soft devices independent of the host processor operating system
US7096497B2 (en) * 2001-03-30 2006-08-22 Intel Corporation File checking using remote signing authority via a network
US20020144121A1 (en) * 2001-03-30 2002-10-03 Ellison Carl M. Checking file integrity using signature generated in isolated execution
JP3661935B2 (ja) * 2001-06-20 2005-06-22 ソニー株式会社 情報処理装置および方法、記録媒体、並びにプログラム
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7490250B2 (en) * 2001-10-26 2009-02-10 Lenovo (Singapore) Pte Ltd. Method and system for detecting a tamper event in a trusted computing environment
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7103771B2 (en) * 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126454A1 (en) * 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US7308576B2 (en) * 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US20030126453A1 (en) * 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7124273B2 (en) * 2002-02-25 2006-10-17 Intel Corporation Method and apparatus for translating guest physical addresses in a virtual machine environment
US7028149B2 (en) * 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US20030191943A1 (en) * 2002-04-05 2003-10-09 Poisner David I. Methods and arrangements to register code
US20030196096A1 (en) * 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US7058807B2 (en) * 2002-04-15 2006-06-06 Intel Corporation Validation of inclusion of a platform within a data center
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US7127548B2 (en) * 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US7139890B2 (en) * 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory
US6934664B1 (en) 2002-05-20 2005-08-23 Palm, Inc. System and method for monitoring a security state of an electronic device
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US6820177B2 (en) 2002-06-12 2004-11-16 Intel Corporation Protected configuration space in a protected environment
US7142674B2 (en) * 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7392415B2 (en) * 2002-06-26 2008-06-24 Intel Corporation Sleep protection
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
US6996748B2 (en) * 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7124327B2 (en) * 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US7296267B2 (en) * 2002-07-12 2007-11-13 Intel Corporation System and method for binding virtual machines to hardware contexts
US7165181B2 (en) * 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US20040117532A1 (en) * 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7073042B2 (en) 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US7318235B2 (en) 2002-12-16 2008-01-08 Intel Corporation Attestation using both fixed token and portable token
US20040117318A1 (en) * 2002-12-16 2004-06-17 Grawrock David W. Portable token controlling trusted environment launch
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US20040128345A1 (en) * 2002-12-27 2004-07-01 Robinson Scott H. Dynamic service registry
US20040128465A1 (en) * 2002-12-30 2004-07-01 Lee Micheil J. Configurable memory bus width
US7076802B2 (en) * 2002-12-31 2006-07-11 Intel Corporation Trusted system clock
US7415708B2 (en) * 2003-06-26 2008-08-19 Intel Corporation Virtual machine management using processor state information
US20050044292A1 (en) * 2003-08-19 2005-02-24 Mckeen Francis X. Method and apparatus to retain system control when a buffer overflow attack occurs
US7424709B2 (en) * 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US7287197B2 (en) * 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7739521B2 (en) * 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US7237051B2 (en) * 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US7366305B2 (en) * 2003-09-30 2008-04-29 Intel Corporation Platform and method for establishing trust without revealing identity
US7636844B2 (en) * 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US20050108534A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Providing services to an open platform implementing subscriber identity module (SIM) capabilities
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US8037314B2 (en) * 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US20050133582A1 (en) * 2003-12-22 2005-06-23 Bajikar Sundeep M. Method and apparatus for providing a trusted time stamp in an open platform
US20050152539A1 (en) * 2004-01-12 2005-07-14 Brickell Ernie F. Method of protecting cryptographic operations from side channel attacks
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US20050216920A1 (en) * 2004-03-24 2005-09-29 Vijay Tewari Use of a virtual machine to emulate a hardware device
US7356735B2 (en) * 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US20050288056A1 (en) * 2004-06-29 2005-12-29 Bajikar Sundeep M System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module
US7305592B2 (en) * 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US7840962B2 (en) * 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) * 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) * 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) * 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
JP6561811B2 (ja) * 2015-12-09 2019-08-21 株式会社オートネットワーク技術研究所 車載通信装置、車載通信システム及び車両特定処理禁止方法
US10649427B2 (en) * 2017-08-14 2020-05-12 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10760348B2 (en) 2017-08-14 2020-09-01 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10697275B2 (en) 2017-08-14 2020-06-30 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10745975B2 (en) 2017-08-14 2020-08-18 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10724341B2 (en) 2017-08-14 2020-07-28 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10699822B2 (en) 2017-08-14 2020-06-30 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10655292B2 (en) 2017-09-06 2020-05-19 Schlumberger Technology Corporation Local electrical room module for well construction apparatus
US10662709B2 (en) 2017-09-06 2020-05-26 Schlumberger Technology Corporation Local electrical room module for well construction apparatus
US10472953B2 (en) 2017-09-06 2019-11-12 Schlumberger Technology Corporation Local electrical room module for well construction apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906460A (en) * 1973-01-11 1975-09-16 Halpern John Wolfgang Proximity data transfer system with tamper proof portable data token
DE2738113C2 (de) * 1976-09-06 1998-07-16 Gao Ges Automation Org Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden
US4105156A (en) * 1976-09-06 1978-08-08 Dethloff Juergen Identification system safeguarded against misuse
FR2467448A1 (fr) * 1979-10-12 1981-04-17 Ricard Claude Procede, dispositif et taximetres pour eviter les fraudes sur le prix indique par l'afficheur lumineux d'un taximetre electronique
EP0070199A1 (en) * 1981-07-14 1983-01-19 Tag Radionics Limited Active devices for coded information arrangements
US4575621A (en) * 1984-03-07 1986-03-11 Corpra Research, Inc. Portable electronic transaction device and system therefor

Also Published As

Publication number Publication date
FR2601525B1 (fr) 1988-10-21
ATE60681T1 (de) 1991-02-15
FR2601525A1 (fr) 1988-01-15
HK84195A (en) 1995-06-01
JPS6388624A (ja) 1988-04-19
ES2021380B3 (es) 1991-11-01
EP0252812B1 (fr) 1991-01-30
DE3767797D1 (de) 1991-03-07
US4795893A (en) 1989-01-03
CA1284841C (fr) 1991-06-11
EP0252812A1 (fr) 1988-01-13

Similar Documents

Publication Publication Date Title
JPH0477352B2 (ja)
EP0719438B1 (fr) Systeme de controle d'acces limites a des plages horaires autorisees et renouvelables au moyen d'un support de memorisation portable
NL192848C (nl) Identificatie-element.
US5278395A (en) Portable electronic access controlled system for parking meters or the like
JP3577328B2 (ja) ゲーミング装置
DE60101045T2 (de) System zur datensicherung auf einem datenträger
JPS63195048A (ja) 運転免許証カ−ドシステム
JPS6210744A (ja) 秘密コ−ドデ−タの保護方法および回路
EP1293856A1 (fr) Circuit Intégré sécurisé comprenant des parties à caractère confidentiel, et procédé pour sa mise en action
GB2151987A (en) Identity device
JPS584634A (ja) 不正運転防止装置
JP2989200B2 (ja) 個人識別装置
AU724348B2 (en) Secured access checking system enabling the automatic disabling of stolen or lost electronic keys and/or the transfer of entitlement to produce keys
JPH0466141B2 (ja)
EP0458501A2 (en) Protection of supply metering
KR950005205B1 (ko) 전원의 제 1 공급을 차단한 후 데이터 처리 유니트의 기능을 금지시키는 장치
JPH0533419B2 (ja)
JPS6340917Y2 (ja)
JPH1069434A (ja) Ｉｃカード
JP2000105621A (ja) パーソナルコンピュータ
JPS63130437A (ja) 車両運転許可システム
JPS621592A (ja) 操作用媒体の効力判定方法
JPH0517082A (ja) エレベータの制御装置
JPH04367045A (ja) 半導体記憶装置
JPH0640436B2 (ja) メモリパツクを備えた電子機器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 15