JPH0477926B2 - - Google Patents
Info
- Publication number
- JPH0477926B2 JPH0477926B2 JP2005855A JP585590A JPH0477926B2 JP H0477926 B2 JPH0477926 B2 JP H0477926B2 JP 2005855 A JP2005855 A JP 2005855A JP 585590 A JP585590 A JP 585590A JP H0477926 B2 JPH0477926 B2 JP H0477926B2
- Authority
- JP
- Japan
- Prior art keywords
- selection signal
- signal line
- input
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Digital Computer Display Output (AREA)
Description
〔産業上の利用分野〕
本発明は、選択信号の線数を増加させずに入力
数を２倍にできる双方向マトリクス入力装置に関
する。 〔従来の技術〕 縦方向および横方向の選択信号によつて１つの
交叉部だけが選択されるマトリクス回路は、入力
用として使用されている。 通常のマトリクス回路は、マイクロプロセツサ
が、縦方向の選択信号線に順次選択信号を出力
し、その時の縦方向の選択信号線の出力から、縦
方向の選択信号線と横方向の選択信号線との間に
接続されたスイツチの状態を判断するものであ
る。 〔発明が解決しようとする問題点〕 上述のマトリクス回路では（ｍ×ｎ）個の交叉
部を構成するには（ｍ＋ｎ）種類の選択信号線が
必要となるため、該交叉部の数を増加させるため
には選択信号線の数を増加させならばならない。
一般に、この様なマトリクス回路を出力用（表示
用）にしたりキー入力用にするには、マイクロプ
ロセツサ（MPU）が用いられるが、マイクロプ
ロセツサの入出力端子数には限りがあるため、一
定規模以上のマトリクス回路と接続できない難点
がある。 マトリクス回路は、車載用機器等の前面操作パ
ネルのスイツチの数種が多機能化するのに伴い大
規模化する傾向にある。ところが、スペース的に
小型化しなければならないという相反する要求も
ある。本発明は１つの交叉部に２つの入力用素子
を設け、それらをダイオードの極性を利用して分
離することにより、同じ選択信号線の数で選択で
きる入力の数を２倍にしようとするものである。 （問題点を解決するための手段） 本発明の双方向マトリクス入力装置は、縦方向
の複数の選択信号線と、横方向の複数の選択信号
線と、逆極性で接続された一対ダイオードからな
り前記縦方向の選択信号線と前記横方向の選択信
号線との間に接続された複数の電流方向制限素子
と、前記ダイオードの各々に直列接続された複数
のスイツチと、前記縦方向の選択信号線に順次選
択信号を出力してその時の前記横方向の選択信号
線の信号を入力するとともに、前記横方向の選択
信号線に順次選択信号を出力してその時の前記縦
方向の選択信号線の信号を入力し、前記縦方向の
選択信号線の出力状態とその時の前記横方向の選
択信号線の信号の入力状態と、前記横方向の選択
信号線の出力状態とその時の前記縦方向の選択信
号線の信号の入力状態とから、スイツチの状態を
判断するマイクロプロセツサとからなることを特
徴とするものである。 〔作用〕 各交叉部の一対のダイオードは、１つの交叉部
を極性的に２つの交叉部に分離できるので、同じ
選択信号の線数で入力できる数が２倍になる。以
下、図示の実施例を参照しながらこれを詳細に説
明する。 〔実施例〕 第１図は入力用マトリクスに適用した本発明の
一実施例である。マトリクス回路MTXの各交叉
部には逆極性で並列に接続された一対のダイオー
ドD1，D2，D3，D4，…D17，D18と、各ダイオー
ドと直列に接続されたスイツチS1，S2，…S18が
設けてある。MPUは選択信号Ｖ０〜Ｖ２，Ｈ０
〜Ｈ２を発生してマトリクス回路MTXをスキヤ
ンするマイクロプロセツサで、第２図のような入
出力兼用ポートを使用する。つまり、MOSトラ
ンジスタQ1〜Q3で１つの入出力兼用ポートを構
成し、MOSトランジスタQ4〜Q6で他の入出力兼
用ポートを構成する。トランジスタQ1，Q4は入
力時ハイインピーダンス状態、及び出力時プルア
ツプ抵抗として内部より切替え（Ｉ／Ｏ端子によ
り制御される。）使用される。トランジスタQ2，
Q5はMPU内部からの信号で駆動される出力用で
あり、またトランジスタQ3，Q6は外部からの信
号で駆動される入力用である。これらの入出力兼
用ポートを実線のように使用するか、破線のよう
に使用するかで同じ交叉部のスイツチの一方を選
択（スキヤン）する。 例えばスイツチS1，S2の交叉部を例にすると、
出力用トランジスタQ2をオフ、入出力切替用ト
ランジスタQ1をオンにして選択信号Ｈ０を１に
し、そのときのＶ０を入力レベルとして入力用ト
ランジスタQ6で監視すると（この時、Q4はオフ
でハイインピーダンス状態。）、スイツチS1がオフ
であればＶ０でプルダウン抵抗R2で接地されて
いるので０、逆にスイツチS1がオンしていればＨ
０の１がS1，D1を通して抵抗R2に印加されるで
V0＝１となり、これに応じてトランジスタQ6は
オフ（V0＝０のとき）またはオン（V0＝１のと
き）する。これとは逆に出力トランジスタQ5を
オフ、入出力切替用トランジスタQ4をオンにし
て選択信号Ｖ０を１にし、そのときのＨ０を入力
レベルとしてトランジスタQ3（この時、Q1はハイ
インピーダンス状態。）で監視すれば、プルダウ
ン抵抗R1の両端に発生する電圧でスイツチS2の
オン、オフが判明する。下表はこれを示す論理表
である。
数を２倍にできる双方向マトリクス入力装置に関
する。 〔従来の技術〕 縦方向および横方向の選択信号によつて１つの
交叉部だけが選択されるマトリクス回路は、入力
用として使用されている。 通常のマトリクス回路は、マイクロプロセツサ
が、縦方向の選択信号線に順次選択信号を出力
し、その時の縦方向の選択信号線の出力から、縦
方向の選択信号線と横方向の選択信号線との間に
接続されたスイツチの状態を判断するものであ
る。 〔発明が解決しようとする問題点〕 上述のマトリクス回路では（ｍ×ｎ）個の交叉
部を構成するには（ｍ＋ｎ）種類の選択信号線が
必要となるため、該交叉部の数を増加させるため
には選択信号線の数を増加させならばならない。
一般に、この様なマトリクス回路を出力用（表示
用）にしたりキー入力用にするには、マイクロプ
ロセツサ（MPU）が用いられるが、マイクロプ
ロセツサの入出力端子数には限りがあるため、一
定規模以上のマトリクス回路と接続できない難点
がある。 マトリクス回路は、車載用機器等の前面操作パ
ネルのスイツチの数種が多機能化するのに伴い大
規模化する傾向にある。ところが、スペース的に
小型化しなければならないという相反する要求も
ある。本発明は１つの交叉部に２つの入力用素子
を設け、それらをダイオードの極性を利用して分
離することにより、同じ選択信号線の数で選択で
きる入力の数を２倍にしようとするものである。 （問題点を解決するための手段） 本発明の双方向マトリクス入力装置は、縦方向
の複数の選択信号線と、横方向の複数の選択信号
線と、逆極性で接続された一対ダイオードからな
り前記縦方向の選択信号線と前記横方向の選択信
号線との間に接続された複数の電流方向制限素子
と、前記ダイオードの各々に直列接続された複数
のスイツチと、前記縦方向の選択信号線に順次選
択信号を出力してその時の前記横方向の選択信号
線の信号を入力するとともに、前記横方向の選択
信号線に順次選択信号を出力してその時の前記縦
方向の選択信号線の信号を入力し、前記縦方向の
選択信号線の出力状態とその時の前記横方向の選
択信号線の信号の入力状態と、前記横方向の選択
信号線の出力状態とその時の前記縦方向の選択信
号線の信号の入力状態とから、スイツチの状態を
判断するマイクロプロセツサとからなることを特
徴とするものである。 〔作用〕 各交叉部の一対のダイオードは、１つの交叉部
を極性的に２つの交叉部に分離できるので、同じ
選択信号の線数で入力できる数が２倍になる。以
下、図示の実施例を参照しながらこれを詳細に説
明する。 〔実施例〕 第１図は入力用マトリクスに適用した本発明の
一実施例である。マトリクス回路MTXの各交叉
部には逆極性で並列に接続された一対のダイオー
ドD1，D2，D3，D4，…D17，D18と、各ダイオー
ドと直列に接続されたスイツチS1，S2，…S18が
設けてある。MPUは選択信号Ｖ０〜Ｖ２，Ｈ０
〜Ｈ２を発生してマトリクス回路MTXをスキヤ
ンするマイクロプロセツサで、第２図のような入
出力兼用ポートを使用する。つまり、MOSトラ
ンジスタQ1〜Q3で１つの入出力兼用ポートを構
成し、MOSトランジスタQ4〜Q6で他の入出力兼
用ポートを構成する。トランジスタQ1，Q4は入
力時ハイインピーダンス状態、及び出力時プルア
ツプ抵抗として内部より切替え（Ｉ／Ｏ端子によ
り制御される。）使用される。トランジスタQ2，
Q5はMPU内部からの信号で駆動される出力用で
あり、またトランジスタQ3，Q6は外部からの信
号で駆動される入力用である。これらの入出力兼
用ポートを実線のように使用するか、破線のよう
に使用するかで同じ交叉部のスイツチの一方を選
択（スキヤン）する。 例えばスイツチS1，S2の交叉部を例にすると、
出力用トランジスタQ2をオフ、入出力切替用ト
ランジスタQ1をオンにして選択信号Ｈ０を１に
し、そのときのＶ０を入力レベルとして入力用ト
ランジスタQ6で監視すると（この時、Q4はオフ
でハイインピーダンス状態。）、スイツチS1がオフ
であればＶ０でプルダウン抵抗R2で接地されて
いるので０、逆にスイツチS1がオンしていればＨ
０の１がS1，D1を通して抵抗R2に印加されるで
V0＝１となり、これに応じてトランジスタQ6は
オフ（V0＝０のとき）またはオン（V0＝１のと
き）する。これとは逆に出力トランジスタQ5を
オフ、入出力切替用トランジスタQ4をオンにし
て選択信号Ｖ０を１にし、そのときのＨ０を入力
レベルとしてトランジスタQ3（この時、Q1はハイ
インピーダンス状態。）で監視すれば、プルダウ
ン抵抗R1の両端に発生する電圧でスイツチS2の
オン、オフが判明する。下表はこれを示す論理表
である。
【表】
このことは他の全ての交叉部について当てはま
る。尚、本例のように入力用マトリクスの場合は
プロセツサMPUは一定のタイミングで選択スキ
ヤンをしながらマトリクス回路MTX内の全スイ
ツチのオン、オフを監視する。 〔発明の効果〕 以上述べたように本発明によれば、複数の交叉
部を有するマトリクス回路の各交叉部にそれぞれ
２つの入力用素子を設け、それらをダイオードの
極性を利用して分離するようにしたので、同じ選
択信号線数で選択できる入力の数を２倍にするこ
とができる。このため、マトリクス回路とプロセ
ツサの間を接続する線数が少なくて済み、また該
プロセツサの入出力端子が少なくてもより多くの
入力を処理できる利点がある。このため、車載用
機器のように多機能化と小型化という矛循する要
望に対して効果的に応えることができる。
る。尚、本例のように入力用マトリクスの場合は
プロセツサMPUは一定のタイミングで選択スキ
ヤンをしながらマトリクス回路MTX内の全スイ
ツチのオン、オフを監視する。 〔発明の効果〕 以上述べたように本発明によれば、複数の交叉
部を有するマトリクス回路の各交叉部にそれぞれ
２つの入力用素子を設け、それらをダイオードの
極性を利用して分離するようにしたので、同じ選
択信号線数で選択できる入力の数を２倍にするこ
とができる。このため、マトリクス回路とプロセ
ツサの間を接続する線数が少なくて済み、また該
プロセツサの入出力端子が少なくてもより多くの
入力を処理できる利点がある。このため、車載用
機器のように多機能化と小型化という矛循する要
望に対して効果的に応えることができる。
第１図は入力用マトリクスに適用した本発明の
実施例を示す回路図、第２図はその動作説明用の
要部回路図である。 図中、MTXはマトリクス回路、D1，D2，…は
ダイオード、S1，S2，…はスイツチ、MPUはマ
イクロプロセツサである。
実施例を示す回路図、第２図はその動作説明用の
要部回路図である。 図中、MTXはマトリクス回路、D1，D2，…は
ダイオード、S1，S2，…はスイツチ、MPUはマ
イクロプロセツサである。
Claims (1)
- 【特許請求の範囲】 １ 縦方向の複数の選択信号線と、 横方向の複数の選択信号線と、 逆極性で接続された一対ダイオードからなり前
記縦方向の選択信号線と前記横方向の選択信号線
との間に接続された複数の電流方向制限素子と、 前記ダイオードの各々に直列接続された複数の
スイツチと、 前記縦方向の選択信号線に順次選択信号を出力
してその時の前記横方向の選択信号線の信号を入
力するとともに、前記横方向の選択信号線に順次
選択信号を出力してその時の前記縦方向の選択信
号線の信号を入力し、前記縦方向の選択信号線の
出力状態とその時の前記横方向の選択信号線の信
号の入力状態と、前記横方向の選択信号線の出力
状態とその時の前記縦方向の選択信号線の信号の
入力状態とから、スイツチの状態を判断するマイ
クロプロセツサとからなることを特徴とする双方
向マトリクス入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005855A JPH02224010A (ja) | 1990-01-12 | 1990-01-12 | 双方向マトリクス入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005855A JPH02224010A (ja) | 1990-01-12 | 1990-01-12 | 双方向マトリクス入力装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169745A Division JPS6148024A (ja) | 1984-08-14 | 1984-08-14 | 双方向マトリクス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224010A JPH02224010A (ja) | 1990-09-06 |
| JPH0477926B2 true JPH0477926B2 (ja) | 1992-12-09 |
Family
ID=11622595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005855A Granted JPH02224010A (ja) | 1990-01-12 | 1990-01-12 | 双方向マトリクス入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224010A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030858B1 (en) * | 1999-10-28 | 2006-04-18 | Lucent Technologies Inc. | Bi-directional scan switch matrix method and apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59140549A (ja) * | 1983-01-31 | 1984-08-11 | Sharp Corp | マトリツクス型入力装置 |
-
1990
- 1990-01-12 JP JP2005855A patent/JPH02224010A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02224010A (ja) | 1990-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408135A (en) | Multi-level signal generating circuit | |
| EP0943146B1 (en) | Bi-directional shift register | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| US7505019B2 (en) | Drive circuit | |
| JPH05313597A (ja) | 電子ディスプレイデバイス駆動回路用出力回路 | |
| JPH0477926B2 (ja) | ||
| US5834949A (en) | Bus driver failure detection system | |
| KR970001839B1 (ko) | 집적회로 | |
| US5414417A (en) | Automatic input/output terminal varying circuit | |
| KR930024466A (ko) | 고체 촬상 장치 | |
| EP0256336B1 (en) | A programmable logic array | |
| US5032743A (en) | Skew clamp | |
| JP4463014B2 (ja) | 駆動回路 | |
| KR960003963B1 (ko) | 액정 표시 구동용 집적 회로 | |
| KR950007512Y1 (ko) | 입력신호 자동 선택회로 | |
| KR970022721A (ko) | 비앤씨/디-서브(bnc/d-sub) 자동선택회로 | |
| JP3425926B2 (ja) | 出力回路 | |
| JP2768014B2 (ja) | 三電圧出力回路 | |
| JPH02299318A (ja) | Ｅｃｌ回路の入力回路 | |
| JPS6148024A (ja) | 双方向マトリクス装置 | |
| JPH01304750A (ja) | 半導体集積回路 | |
| KR200323455Y1 (ko) | 디브이디 복합기의 비디오 및 오디오 스위칭 장치 | |
| JP3237231B2 (ja) | Ｌｃｄドライブ回路 | |
| JPH03125211A (ja) | マトリクススイツチ装置 | |
| JPH0393311A (ja) | 論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |