JPH02224010A - 双方向マトリクス入力装置 - Google Patents
双方向マトリクス入力装置Info
- Publication number
- JPH02224010A JPH02224010A JP2005855A JP585590A JPH02224010A JP H02224010 A JPH02224010 A JP H02224010A JP 2005855 A JP2005855 A JP 2005855A JP 585590 A JP585590 A JP 585590A JP H02224010 A JPH02224010 A JP H02224010A
- Authority
- JP
- Japan
- Prior art keywords
- selection signal
- input
- diodes
- inputs
- matrix circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 21
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 240000000662 Anethum graveolens Species 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、選択信号の線数を増加させずに入力数を２倍
にできる双方向マトリクス入力装置に関する。
にできる双方向マトリクス入力装置に関する。
〔従来の技術］
縦方向および横方向の選択信号によって１つの交叉部だ
けが選択されるマトリクス回路は、入力用として使用さ
れている。
けが選択されるマトリクス回路は、入力用として使用さ
れている。
通常のマトリクス回路は、マイクロプロセッサが、縦方
向の選択信号線に順次選択信号を出力し、その時の縦方
向の選択信号線の出力から、縦方向の選択信号線と横方
向の選択信号線との間に接続されたスイッチの状態を判
断するものである。
向の選択信号線に順次選択信号を出力し、その時の縦方
向の選択信号線の出力から、縦方向の選択信号線と横方
向の選択信号線との間に接続されたスイッチの状態を判
断するものである。
上述のマトリクス回路では（ｍＸｎ）個の交叉部を構成
するには（ｍ＋ｎ）種類の選択信号線が必要となるため
、該交叉部の数を増加させるためには選択信号線の数を
増加させなければならない。
するには（ｍ＋ｎ）種類の選択信号線が必要となるため
、該交叉部の数を増加させるためには選択信号線の数を
増加させなければならない。
一般に、この様なマトリクス回路を出力用（表示用）に
したリキー人力用にするには、マイクロプロセッサ（Ｍ
ＰＵ）が用いられるが、マイクロプロセッサの入出力端
子数には限りがあるため、−定規模以上のマトリクス回
路と接続できない難点がある。
したリキー人力用にするには、マイクロプロセッサ（Ｍ
ＰＵ）が用いられるが、マイクロプロセッサの入出力端
子数には限りがあるため、−定規模以上のマトリクス回
路と接続できない難点がある。
マトリクス回路は、車載用機器等の前面操作パネルのス
イッチの数種が多機能化するのに伴い大規模化する傾向
にある。ところが、スペース的に小型化しなければなら
ないという相反する要求もある。本発明は１つの交叉部
に２つの入力用素子を設け、それらをダイオードの極性
を利用して分離することにより、同じ選択信号線の数で
選択できる入力の数を２倍にしようとするものであるや
〔問題点を解決するための手段〕 本発明は、縦方向の複数の選択信号線と、横方向の複数
の選択信号線と、逆極性で接続された・−対のダイオー
ドからなり前記縦方向の選択信号線と前記横方向の選択
信号線との間に接続された複数の電流方向制限素子と、
前記ダイオードの各々に直列接続された複数のスイッチ
と、前記縦方向の選択信号線に順次選択信号を出力して
その時の前記横方向の選択信号線の信号を入力するとと
もに、前記横力向の選択信号線に順次選択信号を出力し
てその時の前記縦方向の選択信号線の信号を入力するマ
イクロプロセッサとからなることを特徴とするものであ
る。
イッチの数種が多機能化するのに伴い大規模化する傾向
にある。ところが、スペース的に小型化しなければなら
ないという相反する要求もある。本発明は１つの交叉部
に２つの入力用素子を設け、それらをダイオードの極性
を利用して分離することにより、同じ選択信号線の数で
選択できる入力の数を２倍にしようとするものであるや
〔問題点を解決するための手段〕 本発明は、縦方向の複数の選択信号線と、横方向の複数
の選択信号線と、逆極性で接続された・−対のダイオー
ドからなり前記縦方向の選択信号線と前記横方向の選択
信号線との間に接続された複数の電流方向制限素子と、
前記ダイオードの各々に直列接続された複数のスイッチ
と、前記縦方向の選択信号線に順次選択信号を出力して
その時の前記横方向の選択信号線の信号を入力するとと
もに、前記横力向の選択信号線に順次選択信号を出力し
てその時の前記縦方向の選択信号線の信号を入力するマ
イクロプロセッサとからなることを特徴とするものであ
る。
各交叉部の一対のダイオードは、１つの交叉部を極性的
に２つの交叉部に分離できるので、同じ選択信号の線数
で入力できる数が２倍になる。以下、図示の実施例を参
照（〜ながらこれを詳細に説明する。
に２つの交叉部に分離できるので、同じ選択信号の線数
で入力できる数が２倍になる。以下、図示の実施例を参
照（〜ながらこれを詳細に説明する。
第１図は入力用マトリクスに適用した本発明の一実施例
である。マトリクス回路ＭＴＸの各交叉部には逆極性で
並列に接続された一対のダイオード（Ｄ＋、Ｄｚ）、
（Ｄ３．Ｄ４）、 ・・・ＣＤ＋？、ＤＩｌｌ）と
、各ダイオードと直列に接続されたスイッチＳ、、Ｓ、
。
である。マトリクス回路ＭＴＸの各交叉部には逆極性で
並列に接続された一対のダイオード（Ｄ＋、Ｄｚ）、
（Ｄ３．Ｄ４）、 ・・・ＣＤ＋？、ＤＩｌｌ）と
、各ダイオードと直列に接続されたスイッチＳ、、Ｓ、
。
・・・・・・５ｉｌｌが設けである。ＭＰｔＪは選択信
号ｖＯ〜Ｖ２．ＨＯ〜Ｈ２を発生してマトリクス回路Ｍ
ＴＸをスキャンするマイクロプロセッサで、第２図のよ
うな入出力兼用ボートを使用する。つまり、ＭＯ３Ｉ−
ランジスタＱ、−Ｑ、で１つの入出力兼用ボートを構成
し、ＭＯＳ）ランジスタＱ４〜Ｑ。
号ｖＯ〜Ｖ２．ＨＯ〜Ｈ２を発生してマトリクス回路Ｍ
ＴＸをスキャンするマイクロプロセッサで、第２図のよ
うな入出力兼用ボートを使用する。つまり、ＭＯ３Ｉ−
ランジスタＱ、−Ｑ、で１つの入出力兼用ボートを構成
し、ＭＯＳ）ランジスタＱ４〜Ｑ。
で他の入出力兼用ボートを構成する。トランジスタＱ、
、Ｑ４は入力時ハイインピーダンス状態、６及び出力時
プルアップ抵抗として内部より切替え（■１０端子によ
り制御される。）使用される。
、Ｑ４は入力時ハイインピーダンス状態、６及び出力時
プルアップ抵抗として内部より切替え（■１０端子によ
り制御される。）使用される。
トランジスタＱ ｚ 、ＱｓはＭＰＵ内部からの信号で
駆動される出力用であり、またトランジスタＱ１＋Ｑ、
は外部からの信号で駆動される入力用である。
駆動される出力用であり、またトランジスタＱ１＋Ｑ、
は外部からの信号で駆動される入力用である。
これらの入出力兼用ボートを実線のように使用するか、
破線のように使用するかで同じ交叉部のスイッチの一方
を選択（スキャン）する。
破線のように使用するかで同じ交叉部のスイッチの一方
を選択（スキャン）する。
例えばスイッチＳｔ、Ｓｔの交叉部を例にすると、出力
用トランジスタＱ！をオフ、入出力切替用トランジスタ
Ｑ、をオンにして選択信号ＨＯを１にし、そのときの■
０を入力レベルとして入力用トランジスタＱ、で監視す
ると（この時、Ｑ４はオフでハイインピーダンス状態、
）、スイッチＳ。
用トランジスタＱ！をオフ、入出力切替用トランジスタ
Ｑ、をオンにして選択信号ＨＯを１にし、そのときの■
０を入力レベルとして入力用トランジスタＱ、で監視す
ると（この時、Ｑ４はオフでハイインピーダンス状態、
）、スイッチＳ。
がオフであれば■０はプルダウン抵抗Ｒ２で接地されて
いるので０、逆にスイッチＳ、がオンしていればＨＯの
１がＳｔ、Ｄ＋を通して抵抗Ｒ２に印加されるのでＶＯ
＝１となり、これに応じてトランジスタＱ、はオフｃｖ
ｏ＝ｏのとき）またはオン（ＶＱ＝１のとき）する。こ
れとは逆に出力ｌ・ランジスタＱ、をオフ、入出力切替
用トランジスタＱ４をオンにして選択信号■Ｏを１にし
、そのときのＨＯを入力レベルとしてトランジスタＱ。
いるので０、逆にスイッチＳ、がオンしていればＨＯの
１がＳｔ、Ｄ＋を通して抵抗Ｒ２に印加されるのでＶＯ
＝１となり、これに応じてトランジスタＱ、はオフｃｖ
ｏ＝ｏのとき）またはオン（ＶＱ＝１のとき）する。こ
れとは逆に出力ｌ・ランジスタＱ、をオフ、入出力切替
用トランジスタＱ４をオンにして選択信号■Ｏを１にし
、そのときのＨＯを入力レベルとしてトランジスタＱ。
（この時ｓＱｉ はハイインピーダンス状態、）で監視
すれば、プルダウン抵抗Ｒ８の両端に発生する電圧でス
イッチＳ、のオン、オフが判明する１、下表はこれを示
す論理表である。
すれば、プルダウン抵抗Ｒ８の両端に発生する電圧でス
イッチＳ、のオン、オフが判明する１、下表はこれを示
す論理表である。
表１
このことは他の全ての交叉部について当ではまるゆ尚、
本例のように入力用マトリクスの場合はプロセッサＭ
Ｐ Ｕは一定のタイミングで選択スキャンをしなからマ
トリクス回路ＭＴＸ内の全スイッチのオン、オフを監視
する。
本例のように入力用マトリクスの場合はプロセッサＭ
Ｐ Ｕは一定のタイミングで選択スキャンをしなからマ
トリクス回路ＭＴＸ内の全スイッチのオン、オフを監視
する。
以上述べたように本発明によれば、複数の交叉部を有す
るマトリクス回路の各交叉部にそれぞれ２つの入力用素
子を設け、それらをダイオードの極性を利用して分離す
るようにしたので、同じ選択信号線数で選択できる入力
の数を２倍にすることができる。このため、マトリクス
回路とプロセッサの間を接続する線数が少なくて済み、
また該プロセッサの入出力端子が少なくてもより多くの
入力を処理できる利点がある。このため、車載用機器の
ように多機能化と小型化という矛盾する要望に対して効
果的に応えることができる。
るマトリクス回路の各交叉部にそれぞれ２つの入力用素
子を設け、それらをダイオードの極性を利用して分離す
るようにしたので、同じ選択信号線数で選択できる入力
の数を２倍にすることができる。このため、マトリクス
回路とプロセッサの間を接続する線数が少なくて済み、
また該プロセッサの入出力端子が少なくてもより多くの
入力を処理できる利点がある。このため、車載用機器の
ように多機能化と小型化という矛盾する要望に対して効
果的に応えることができる。
第１図は入力用マトリクスに適用した本発明の実施例を
示す回路図、第２図はその動作説明用の要部回路図であ
る。 図中、ＭＴＸはマトリクス回路、Ｄｒ、Ｄｔ、・・・・
・・はダイオード、５１．Ｓｆ＋・・・・・・はスイッ
チ、ＭＰＵはマイクロプロセッサである。 第１図 第２図
示す回路図、第２図はその動作説明用の要部回路図であ
る。 図中、ＭＴＸはマトリクス回路、Ｄｒ、Ｄｔ、・・・・
・・はダイオード、５１．Ｓｆ＋・・・・・・はスイッ
チ、ＭＰＵはマイクロプロセッサである。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 縦方向の複数の選択信号線と、 横方向の複数の選択信号線と、 逆極性で接続された一対のダイオードからなり前記縦方
向の選択信号線と前記横方向の選択信号線との間に接続
された複数の電流方向制限素子と、前記ダイオードの各
々に直列接続された複数のスイッチと、 前記縦方向の選択信号線に順次選択信号を出力してその
時の前記横方向の選択信号線の信号を入力するとともに
、前記横方向の選択信号線に順次選択信号を出力してそ
の時の前記縦方向の選択信号線の信号を入力するマイク
ロプロセッサとからなることを特徴とする双方向マトリ
クス入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005855A JPH02224010A (ja) | 1990-01-12 | 1990-01-12 | 双方向マトリクス入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005855A JPH02224010A (ja) | 1990-01-12 | 1990-01-12 | 双方向マトリクス入力装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169745A Division JPS6148024A (ja) | 1984-08-14 | 1984-08-14 | 双方向マトリクス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224010A true JPH02224010A (ja) | 1990-09-06 |
| JPH0477926B2 JPH0477926B2 (ja) | 1992-12-09 |
Family
ID=11622595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005855A Granted JPH02224010A (ja) | 1990-01-12 | 1990-01-12 | 双方向マトリクス入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001175400A (ja) * | 1999-10-28 | 2001-06-29 | Lucent Technol Inc | 双方向走査・スイッチ・マトリックス法及び装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59140549A (ja) * | 1983-01-31 | 1984-08-11 | Sharp Corp | マトリツクス型入力装置 |
-
1990
- 1990-01-12 JP JP2005855A patent/JPH02224010A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59140549A (ja) * | 1983-01-31 | 1984-08-11 | Sharp Corp | マトリツクス型入力装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001175400A (ja) * | 1999-10-28 | 2001-06-29 | Lucent Technol Inc | 双方向走査・スイッチ・マトリックス法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0477926B2 (ja) | 1992-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006732A (en) | Semiconductor circuit having buffer function | |
| JPH0572133B2 (ja) | ||
| JPH01284115A (ja) | 論理回路 | |
| JPH02224010A (ja) | 双方向マトリクス入力装置 | |
| JPH02146815A (ja) | 半導体集積回路の入力回路 | |
| JPH0355913A (ja) | 出力バッファ回路 | |
| JP3070622B2 (ja) | プログラマブル論理素子 | |
| JPS63144620A (ja) | アナログマルチプレクサ回路 | |
| JPH01304750A (ja) | 半導体集積回路 | |
| JP3214581B2 (ja) | テスト回路 | |
| SU1491308A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
| JPH01267475A (ja) | 論理集積回路 | |
| JPH02233014A (ja) | 正負信号発生回路 | |
| JPS6148024A (ja) | 双方向マトリクス装置 | |
| JPS61251324A (ja) | 近接スイツチ装置 | |
| JPH0533831B2 (ja) | ||
| JPH0330215A (ja) | スイッチ回路 | |
| KR890002664B1 (ko) | 패리티 검출회로 | |
| JPH01241212A (ja) | フリップフロップ回路 | |
| JPH04354414A (ja) | 複合スイッチモジュールおよびそれを用いたダイナミック制御検出回路 | |
| JPH03125211A (ja) | マトリクススイツチ装置 | |
| JPS62254223A (ja) | バス信号線の多重使用方法 | |
| JPS6334953A (ja) | 半導体集積回路 | |
| JPH01218209A (ja) | 出力バッファ装置 | |
| JPS63173361A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |