JPH0478009B2 - - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ この発明はグラフトベース領域をもつトランジ
スタを含むバイポーラ型半導体装置の製造技術、
特に高速化および高集積化が要求されるメモリ等
を量産する上で有効な技術に関するものである。

［背景技術］ 一般に、ベース抵抗r_bb′の低減を図る上で有効
な技術として、グラフトベース領域をもつトラン
ジスタ構造、すなわち、素子形成領域内に表面か
らエミツタ領域、真性ベース領域、コレクタ領域
の順に配置され、しかも前記エミツタ領域の周囲
に前記真性ベース領域よりも不純物濃度が高いグ
ラフトベース領域を備えた構造が知られている
（たとえば、太田邦一：超LSI入門、オーム社、
特にp82〜87参照）。

このようなグラフトベース領域を備えたものに
あつては、グラフトベース領域を含むが故にそれ
だけ処理工程が複雑となるが、グラフトベース領
域の利点を有効に得るために、特にグラフトベー
ス領域とエミツタ領域、エミツタ領域と素子間分
離領域との各位置合わせを正確に行なうこと、ま
たグラフトベース領域とベース（真性ベース）と
を別々に形成することなどに留意すべきであると
考えられる。

［発明の目的］ この発明の目的は、以上のような点に留意し、
グラフトベース領域をもち、高速化に適したデバ
イスを有効に製造することができる技術を提供す
ることにある。

この発明の前記ならびにそのほかの目的と新規
な特徴は、この明細書の記述および添付図面から
明らかになるであろう。

［発明の概要］ この明細書において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のと
おりである。

すなわち、この発明にあつては、素子間分離領
域とエミツタ領域とグラフトベース領域の各間を
各々自己整合的に形成するようにしているが、特
に、エミツタ電極の下地層をなす特定の半導体
膜、たとえば多結晶シリコンを前記グラフトベー
ス形成のためのマスクとして用いることによつて
処理工程をも簡略化している。前記半導体膜はエ
ミツタの拡散源となりうる材料からなり、デバイ
スの完成後においてもデバイスの一部、すなわち
エミツタ電極の下地層として残るものである。

［実施例］ 第１図〜第７図はこの発明の一実施例を処理工
程順に示した処理途中のデバイスの断面図であ
る。

（第１図を参照して） シリコン半導体母体１００はエピタキシヤル成
長用の面方位（100）のＰ型シリコン半導体基板
１と、基板１上にエピタキシヤル成長された、厚
さ１〜2μm程度のN^-型のシリコン半導体層２と
を有する。なお、３はN⁺型の埋込み層、４はP⁺
型のチヤンネルストツパである。

このような半導体母体１００の半導体層２の表
面に、熱酸化によるSiO₂からなる薄い絶縁膜５、
および化学的気相成長法によるSi₃N₄からなる耐
酸化膜６を順次形成した後、耐酸化膜６の上に多
結晶シリコンからなる部分的なマスク層７を形成
する。マスク層７は、エミツタ領域を形成すべき
部分７１と、電気的な分離のための素子間分離領
域を形成すべき部分７２と、ベース領域−コレク
タコンタクト領域間を分離するためのコレクタコ
ンタクト分離領域を形成すべき部分７３の各部分
を除く箇所全体を覆つている。このマスク層７は
同一のホトマスクを用いたホトリソグラフイ技術
によつて形成されるので、部分７１，７２，７３
の各間にはマスク合わせ余裕が不要である。

（第２図を参照して） 次に、パターニングされた層７を熱酸化によつ
て完全に酸化物と化してから、部分７１，７２，
７３のうち部分７１のみを含む素子形成領域上を
レジスト８で被う。そして、レジスト８および酸
化物と化した層７をマスクとして、部分７２およ
び７３における耐酸化膜６を選択的にエツチング
し除去する。耐酸化膜６のエツチングには、異方
性の反応性イオンエツチングが好適である。

（第３図を参照して） そこで、レジスト８を除去した後、パターニン
グされた耐酸化膜６をマスクとした選択酸化技術
的によつて、厚い酸化膜（SiO₂）９，１０を形
成する。酸化膜９は電気的分離のための素子間分
離領域を構成し、また酸化膜１０はコレクタコン
タクト分離領域を構成することになる。こうした
後、前記酸化物と化した層７を用いて、下層の耐
酸化膜６に対しエミツタ領域を形成すべき部分の
穴あけを行なう。この穴あけについても、異方性
の反応性イオンエツチングが有効である。

（第４図を参照して） 次に、通常のホトリソグラフイ技術およびＮ型
不純物であるリンのイオン打込みによつてN⁺型
のコレクタコンタクト領域１１を形成する。つづ
いて、表面の酸化物層７およびエミツタ領域を形
成すべき部分７１に露出している絶縁膜５を除去
し、さらに前記部分７１以外の絶縁膜５上の耐酸
化膜６をエツチングし除去する。なお、このよう
なエツチング後、穴１２部分の半導体層２の表面
にたとえば5nm程度のきわめて薄い酸化膜を形成
するようにするならば、その部分の結晶欠陥等の
防止を有効に図ることができる。

（第５図を参照して） そして、ボロンのイオン打込みによりＰ型の真
性ベース領域１３と外部ベース領域を形成した
後、前記穴１２の上の部分に、化学的気相成長法
およびホトリソグラフイ技術によつて多結晶シリ
コン膜１４を選択的に形成する。穴１２の部分の
薄い酸化膜は事前に除かれる。つづいて、この多
結晶シリコン膜１４をマスクとして、イオン打込
みによりＰ型の不純物たとえばボロンを薄い絶縁
膜５を通して導入しＰ型の外部ベース領域にさら
にP⁺型のグラフトベース領域１５を形成する。
これによつて本実施例のベース領域を完成する。
グラフトベース領域１５は、前述したとおり、ベ
ース抵抗r_bb′を低減するためのものであるため、
前記真性ベース領域１３よりも高濃度に、たとえ
ば一桁程度高い不純物濃度とする。その結果、グ
ラフトベース領域１５の接合は真性ベース領域１
３のそれよりも深くなるが、グラフトベース領域
１５と真性ベース領域１３とを別個に形成してい
るので、真性ベース領域１３の部分の接合深さは
比較的に浅くすることができる。なお、このグラ
フトベース領域１５の形成時に、拡散抵抗１６を
同時に形成することができる。

（第６図を参照して） 次に、良く知られた方法でリンシリケートガラ
ス膜等のパシベーシヨン膜１７を全面に堆積し、
さらにエミツタ領域を形成すべき部分の窓あけを
行ない、前記多結晶シリコン膜１４を通してN⁺
型のエミツタ領域１８を形成する。多結晶シリコ
ン膜１４への不純物導入は、拡散によつてもイオ
ン打込みによつてもよい。エミツタ拡散の不純物
としてひ素を用いるが、多結晶シリコン膜１４を
通して拡散させているので、浅い接合となすこと
ができる。

（第７図を参照して） こうして真性ベース領域１３およびグラフトベ
ース領域１５、ならびにエミツタ領域１８を形成
した後、ベースおよびコレクタコンタクト領域等
の窓あけを行ない電極および配線をなすアルミニ
ウム層１９を形成する。エミツタ領域１８の部分
のアルミニウム層１９の下には下地層として多結
晶シリコン膜１４が介在するので、アルミニウム
が半導体層２中にくい込むことが防止でき、エミ
ツタ領域１８のシヤロー化に有利である。

［効果］ 素子間分離領域９とエミツタ領域１８とグラフ
トベース領域１２の各間を各々自己整合的に形成
するようにしているので、マスク合わせ余裕、寄
生容量等を低減し高集積化および高速化を図るこ
とができる。特に、エミツタ拡散源および電極下
地層としての半導体膜１４をグラフトベース領域
１５形成のためのマスクとして用いるようにして
いるので、グラフトベース領域１５を自己整合的
に形成することができ、したがつて工程を増加さ
せることなくベース領域の一部としてグラフトベ
ースをもつデハイスを得ることができる。

また、真性ベース領域１３の形成に先立つてエ
ミツタ拡散穴１２を確定しているので、真性ベー
ス領域１３とエミツタ領域１８との各不純物導入
の起点を同一になすことができ、それら拡散のず
れによつて生じるおそれのあるエミツタ−コレク
タ間のシヨート不良を未然に防止することができ
る。

以上この発明者によつてなされた発明を実施例
に基づき具体的に説明したが、この発明は前記実
施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまで
もない。たとえば、前記多結晶シリコン膜１４の
ような、エミツタの拡散源となりうる半導体膜を
部分７１上にのみ選択的に堆積する方法として、
選択的エピタキシヤル成長法を用いることができ
る。

【図面の簡単な説明】

第１図〜第７図はこの発明の一実施例を工程順
に示す断面図である。 １００……半導体母体、１……半導体基板、２
……半導体層、３……埋込み層、４……チヤンネ
ルストツパ、５……絶縁膜、６……耐酸化膜、７
……マスク層、７１……エミツタを形成すべき部
分、７２……素子間分離領域を形成すべき部分、
７３……コレクタコンタクト分離領域を形成すべ
き部分、８……レジスト、９……素子間分離領
域、１０……コレクタコンタクト分離領域、１１
……コレクタコンタクト領域、１２……穴、１３
……真性ベース領域、１４……半導体膜（多結晶
シリコン膜）、１５……グラフトベース領域、１
６……拡散抵抗、１７……パシベーシヨン膜、１
８……エミツタ領域、１９……アルミニウム層。

Claims (1)

1. 【特許請求の範囲】 １ 半導体母体の電気的に分離された素子形成領
   域内に、表面からエミツタ領域、真性ベース領
   域、コレクタ領域の順に配置され、しかも前記エ
   ミツタ領域の周囲に前記真性ベース領域よりも不
   純物濃度が高いグラフトベース領域を備えたトラ
   ンジスタを含むバイポーラ型半導体装置を、次の
   ような各工程を経て製造することを特徴とするバ
   イポーラ型半導体装置の製造方法。 (A) 前記半導体母体の一主面を被うように第１の
   絶縁膜と耐酸化膜と第２の絶縁膜を順次形成
   し、前記エミツタ領域を形成すべき部分と前記
   電気的な分離のための素子間分離領域を形成す
   べき部分とを同一のマスクによつて規定し、該
   マスクを用いて上記第２の絶縁膜に開口部を形
   成し、このうちエミツタ領域に対応する開口部
   のみレジストで覆つて前記素子間分離領域に対
   応する開口部の耐酸化膜を除去し、前記残りの
   耐酸化膜をマスクとして前記半導体母体の一主
   面に絶縁物からなる素子間分離領域を形成する
   工程。 (B) 前記第２の絶縁膜をマスクとしてエミツタ領
   域に対応する開口部の耐酸化膜を除去した後、
   前記第２絶縁膜およびエミツタ領域に対応する
   開口部の第１絶縁膜さらに前記開口部以外の第
   １絶縁膜上の耐酸化膜を順次除去する工程。 (C) 前記第１の絶縁膜に形成されたエミツタ拡散
   穴および第１の絶縁膜を通して前記真性ベース
   領域および外部ベース領域を形成し、かつその
   エミツタ拡散穴の部分に、半導体膜を堆積する
   工程。 (D) 前記半導体膜を不純物導入のマスクとして、
   前記グラフトベース領域を形成する工程。 (E) 前記半導体膜を通して前記半導体母体の一面
   に不純物を拡散させることによつて、前記エミ
   ツタ領域を形成する工程。 (F) 前記(E)工程後、前記半導体膜をエミツタ電極
   の下地層として各電極および配線を形成する工
   程。 ２ 前記半導体母体は、エピタキシヤル成長用の
   半導体基板と、その上に成長された逆導電型の半
   導体層とからなることを特徴とする特許請求の範
   囲第１項に記載の製造方法。 ３ 前記した半導体基板、半導体層および半導体
   膜の各材料はシリコンである特許請求の範囲第２
   項に記載の製造方法。 ４ 前記(A)工程は、次の（A1）および（A2）の
   各工程からなる特許請求の範囲第１項に記載の製
   造方法。 （A1） 前記半導体母体の一主面に第１の絶縁
   膜を介在して耐酸化膜を形成し、この耐酸化膜
   上、前記エミツタ領域を形成すべき部分、およ
   び前記電気的な分離のための素子間分離領域を
   形成すべき部分の両部分を除く箇所に、多結晶
   シリコンからなるマスク層を形成する工程。 （A2） 前記マスク層を酸化して第２の絶縁膜
   とした後、この第２の絶縁膜を用いて前記素子
   間分離領域を形成すべき部分の耐酸化膜を選択
   的に除去し、その除去した部分に絶縁物からな
   る素子間分離領域を形成する工程。