JPS6038871A

JPS6038871A - バイポ−ラ型半導体装置の製造方法

Info

Publication number: JPS6038871A
Application number: JP58146516A
Authority: JP
Inventors: Toshihiko Takakura; 俊彦高倉; Motonori Kawaji; 河路　幹規; Hideo Miwa; 三輪　秀郎; Shigeo Kuroda; 黒田　重雄; Kunihiko Watanabe; 邦彦渡辺
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1983-08-12
Filing date: 1983-08-12
Publication date: 1985-02-28
Also published as: JPH0478009B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］この発明はグラフ１−ベース領域をもつ１〜ランジスタ
を含むバイポーラ型半導体装置の製造技術。

特に高速化および高集積化が要求されるメモリ等を量産
する上で有効な技術に関するものである。

［背景技術］一般に、ベース抵抗ｒｂｂ・の低減を図る上で有効な技
術として、グラフトベース領域をもつトランジスタ構造
、すなおち、素子形成領域内に表面からエミッタ領域、
真性ベース領域、コレクタ領域の順に配置され、しかも
前記エミッタ領域の周囲に前記真性ベース領域よりも不
純物；農度が高いグラフ１へベース領域を備えた構造が
知らオしている（たとえば、太田邦−二超ＬＳＩ入門、
メーム社、特にｐ８２〜８７参照）。

このようなグラフトベース領域を備えたものにあっては
、グラフ１−ベース領域を含むが故にそＡしたけ処理工
程が複雑となるが、グラフトベース領域の利点を有効に
得るために、特に、クラフトベース領域とエミッタ領域
、エミッタ領域と素子間分離領域との各位置合わせを正
確に行なうこと。

またグラフトベース領域とベース（真性ベース）とを別
々に形成することなどに留意すべきであると考えられる
。

［発明の目的コこの発明の目的は、以上のような点に留意し。

グラフ１−ベース領域をもち、高速化に適したデバイス
を有効に製造することができる技術を提供することにあ
るにの発明の前記ならびにそのほかの目的と新規な特徴は、
この明紹書の記述および添付図面から明らかになるであ
ろう。

［発明の概要］この明細」・において開示される発明のうち、代表的な
ものの概要を簡単に説明すれば、下記のとおりである。

すなわち、この発明にあっては、素子間分離領域とエミ
ッタ領域とグラフトベース領域の各間を各々自己整合的
に形成するようにしているが、特に、エミッタ電極の下
地層をなす特定の半導体膜、たとえば多結晶シリコンを
前記グラフトベース形成のためのマスクとして用いるこ
とによって処理工程をも簡略化している。前記半導体膜
はエミッタの拡散源となりうる材料からなり、デバイス
の完成後においてもデバイスの一部、すなわちエミッタ
電極の下地層として残るものである。

［実施例］第１図〜第７図はこの発明の一実施例を処理工程順に示
した処理途中のデバイスの断面図である。

（第１図を参照して）シリコン半導体母体１００はエピタキシャル成長用の面
方位（１００）のＰ型シリコン半導体暴板１と、基Ｍｌ
上にエピタキシャル成長された。厚さ１〜２μｍ程度の
Ｎ−型のシリコン半導体層２とを有する。なお、３はＮ
＋型の埋込み層、４はＰ＋型のチャンネルストッパであ
る。

このような半導体母体１０００半導体層２の表面に、熱
酸化による５ｉ０２からなる薄い絶縁膜５、および化学
的気相成長法によるＳｉ３Ｎ４からなる耐酸化膜６を順
次形成した後、１ＩＦＩ酸化ｖ４６の上に多結晶シリコ
ンからなる部分的なマスク層７を形成する。マスク層７
は、エミッタ領域を形成すべき部分７１と、電気的な分
離のための素子間分離領域を形成すべき部分７２と、ベ
ース領域−コレクタコンタクト領域間を分離するための
コレクタコンタクト分離領域を形成すべき部分７３の各
部分を除く箇所全体を被っている。このマスク層７は同
一のホ１−マスクを用いたホトリソグラフィ技術によっ
て形成されるので、部分７１，７２．７３の各間にはマ
スク合わせ余裕が；１；要である。

（第２図を参照して）次に、パターニングされた層７を熱酸化によって完全に
酸化物と化してから、部分７１を含む素子形成領域上を
レジスト８で被う。そして、レジスト８および酸化物と
化した層７をマスクとして、部分７２および７３におけ
る耐酸化膜６を選択的にエツチングし除去する。耐酸化
膜６のエツチングには、異方性の反応性イオンエツチン
グが好適である。

（第３図を参照して）そこで、レジスト８を除去した後、パターニングされた
耐酸化膜６をマスクとした選択酸化技術によって、厚い
酸化膜（Ｓ　ｉ　０２　）９．１０を形成する。酸化膜
９は電気的分離のための素子間分離領域を構成し、また
酸化膜１０はコレクタコンタクト分離領域を構成するこ
とになる。こうした後、前記酸化物と化した層７を用い
て、下層の耐酸化膜６に対しエミッタ領域を形成すべき
部分の穴あけを行なう。この穴ありについても、異方性
の反応性イオンエツチングが有効である。

（第４図を参照して）次に、通常のホトリソグラフィ技術およびＮ型不純物で
あるリンのイオン打込みによってＮ＋型のコレクタコン
タクト領域１１を形成する。つづいて、表面の酸化物Ｗ
Ｊ７および耐酸化膜６を順次エツチングし除去する。な
お、このようなエツチング後、六１２部分の半導体層２
の表面にたとえば５ｎｍ程度のきわめて薄い酸化膜を形
成するようにするならば、その部分の結晶欠陥等の防止
を有効に図ることができる。

（第５図を参照して）そして、ボロンのイオン打込みによりＰ型のベース領域
（真性ベース）１３を形成した後、前記穴１２の上の部
分に、化学的気相成長法およびホトリソグラフィ技術に
よって多結晶シリコン膜１４を選択的に形成する。穴１
２の部分の薄い酸化膜は事前に除かれる。つづいて、こ
の多結晶シリコン膜１４をマスクとして、イオン打込み
によりＰ型の不純物たとえばボロンを薄い絶縁膜５を通
して導入しＰ１型のグラフトベース領域１５を形成する
。こ肛によって本実施例のベース領域を完成する。グラ
フ１−ベース領域１５は、前述したとおり、ベース抵抗
ｒｂｂ・を低減するためのものであるため、前記真性ベ
ース領域１３よりも高濃度に。

たとえば−桁程度高い不純物濃度とする。その結果、グ
ラフ１−ベース領域１５の接合は真性ベース領域１３の
それよりも深くなるが、グラフトベース領域１５と真性
ベース領域１３とを別個に形成しているので、真性ベー
ス領域１３の部分の接合深さは比較的に浅くすることが
できる。なお、このグラフトベース領域１５の形成時に
、拡散抵抗１６を同時に形成することができる。

（第６図を参照して）次に、良く知られた方法でリンシリケートガラス膜等の
パシベーション膜１７を全面に堆積し、さらにエミッタ
領域を形成すべき部分の窓あけを行ない、前記多結晶シ
リコン膜１４を通してＮ＋型のエミッタ領域１８を形成
する。多ｉＭｉ品シリコン１４への不純物導入は、拡散
によってもイオン打込みによってもよい。エミッタ拡散
の不純物としてひ素を用いるが、多結晶シリコン１１９
４１４を通して拡散させているので、浅い接合となすこ
とができる。

（第７図を参照して）こうして真性ベース領域１３およびグラフ１〜ベース領
域１５、ならびにエミッタ領域１８を形成した後、ベー
スおよびコレクタコンタク１へ領域等の窓あけを行ない
電極および配線をなすアルミニウム層１９を形成する。

エミッタ領域１８の部分のアルミニウム層１９の下には
下地ｆｆ２として多粘晶シリコン膜１４が介在するので
、アルミニウムが半導体Ｍ２中にくい込むことが防止で
き、エミッタ領域１８のシャロー化に有利である。

［効果コ素子間分離領域９とエミッタ領域１８とグラフトベース
領域１２の各間を各々自己整合的に形成するようにして
いるので、マスク合わせ余裕、寄生８爪等を低減し高集
積化および高速化を図ることができる。特に、エミッタ
拡散源および電極下地層としての半導体膜１４をグラフ
トベース領域１５形成のためのマスクとして用いるよう
にしているので、グラフトベース領域１５を自己整合的
に形成することができ、したがって工程を増加させるこ
となくベース領域の一部としてグラフトベースをもつデ
バイスを得ることができる。

また、真性ベース領域１３の形成に先立ってエミッタ拡
散穴１２を確定しているので、真性ベース領域１３とエ
ミッタ領域１８との各不純物導入の起点を同一になすこ
とができ、それら拡散のずれによって生じるおそれのあ
るエミッターコレクタ間のショート不良を未然に防止す
ることができる。

以上この発明者によってなさｈだ発明を実施例に基づき
具体的に説明したが、この発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、前記多結
晶シリコン膜１４のような、エミッタの拡散源となりう
る半導体膜を部分７１上にのみ選択的に堆積する方法と
して、選択的エピタキシャル成長法を用いることができ
る。

【図面の簡単な説明】

第１図〜第７図はこの発明の一実施例を工程順に示す断
面図である。１００・・・半導体母体、１−・・・半導体基板、２・
・・半導体層、３・・・埋込み層、４・・・チャンネル
ストッパ、５・・・絶縁膜、６・・・耐酸化膜、７・・
・マスク層、７１−・・・エミッタを形成すべき部分、
７２・・・素子間分離領域を形成ずべき部分、７３・・
・コレクタコンタク１〜分離領域を形成すべき部分、８
・・・レジスト、９・・・素子間分離領域、１０・・・
コレクタコンタクト分離領域、１１・・・コレクタコン
タク１〜領域、１．２・・・穴、１３・・・真性ベース
領域、１４・・・半導体ｒＩＡ（多結晶シリコン膜）、
１５・・・グラフトベース領域、１６・・・拡散抵抗、
１．７・・・パシベーション膜、１８・・・エミッタ領
域、１９・・・アルミニウム層。

Claims

【特許請求の範囲】 ■、半導体母体−面の電気的に分離された素子形成領域
内に、表面からエミッタ領域、真性ベース領域、コレク
タ領域の順に配置され、しかも前記エミッタ領域の周囲
に前記真性ベース領域よりも不純物濃度が高いグラフ１
〜ベース領域を備えたトランジスタを含むバイポーラ型
半導体装置を、次のような各工程を経て製造することを
特徴とするバイポーラ型半導体装置の製造方法。（Ａ）前記エミッタ領域を形成すべき部分と、前ｉ８電
気的な分離のための素子間分離領域を形成すべき部分と
を同一のマスク上で規定し、前記半導体母体の一面に絶
縁物からなる素子間分離領域を形成し、かつ前記半導体
母体の一面を被う絶縁膜にエミッタのパターニングを行
なう工程。（Ｂ）（Ａ）工程で用いたマスクを除去した後、（Ａ）
工程によってパターニングされたエミッタ拡散穴を通し
て前記真性ベース領域を形成し、かつそのエミッタ拡散
穴の部分に、エミッタの拡散源となりうる半導体膜を堆
積する工程。（Ｃ）前記半導体膜を不純物導入のマスクとして、前記
グラフトベース領域を形成する工程。（Ｄ）前記半導体膜を通して前記半導体母体の一面に不
純物を拡散させることによって、前記エミッタ領域を形
成する工程。（Ｅ）（Ｄ）工程後、前記半導体膜をエミッタ電極の下
地層として各電極および配線を形成する工程。２、前記半導体母体は、エピタキシャル成長用の半導体
基板と、その上に成長された逆導電型の半導体層とから
なり、この半導体層は側面が絶縁物からなる素子間分離
領域によって、底面が埋込み層と前記基板とのＰＮ接合
によってそれぞハ電気的に分離されている特許請求の範
囲第１項に記載の製造方法。３、前記した半導体基板、半導体層および半導体膜の各
材料はシリコンである特許請求の範囲第２項に記載の製
造方法。４、前記絶縁膜はシリコン酸化膜である特許請求の範囲
第３項に記載の製造方法。５．前記（Ａ）工程は、次の（Ａ１）〜（Ａ３）の各工
程からなる特許請求の範囲第１項に記載の製造方法。（Ａｌ）前記半導体母体の一面に絶縁膜を介在して耐酸
化膜を形成し、この耐酸化膜上、前記エミッタ領域を形
成すべき部分、および前記電気的な分離のための素子間
分離領域を形成すべき部分の両部会を除く箇所に、同一
のホトマスクを用いて多結晶シリコンからなるマスク層
を形成する工程。（Ａ２）前記マスク層を酸化した後、酸化したマスク層
を用いて前記素子間分離領域を形成すべき部分の耐酸化
膜を選択的に除去し、その除去した部分に絶縁物からな
る素子間分離領域を形成する工程。（Ａ３）前記絶縁膜のうち、エミッタ領域を形成すべき
部分を、前記酸化したマスク層を用いて選択的に除去す
る工程。