JPH0478061A - フロッピーディスク装置 - Google Patents
フロッピーディスク装置Info
- Publication number
- JPH0478061A JPH0478061A JP2185018A JP18501890A JPH0478061A JP H0478061 A JPH0478061 A JP H0478061A JP 2185018 A JP2185018 A JP 2185018A JP 18501890 A JP18501890 A JP 18501890A JP H0478061 A JPH0478061 A JP H0478061A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- standby
- power
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 7
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
Landscapes
- Power Sources (AREA)
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フロッピーディスク装置に関し、特にパワー
セーブ機能を有するフロッピーディスク装置に関する。
セーブ機能を有するフロッピーディスク装置に関する。
従来のフロッピーディスク装置は、装置の消費電力を抑
えるために各種のパワーセーブ機能を有しており、例え
ば、リード・ライト動作時以外ではり−ｌ〜・ライト回
路の電源を切ったり、スタンバイ時のモータ電源のオフ
制御等が行われている。
えるために各種のパワーセーブ機能を有しており、例え
ば、リード・ライト動作時以外ではり−ｌ〜・ライト回
路の電源を切ったり、スタンバイ時のモータ電源のオフ
制御等が行われている。
従来のフロッピーディスク装置は、モータ電源あるいは
回路電源の切断等によって装置の消費電力を低減するこ
とが可能であったが、各種センサ内のゼロトラックセン
サ、ディスクインセンサ等に関しては、パワーセーブ時
においても状態を保持する必要があり、センサの電源を
切断することが困難であった。
回路電源の切断等によって装置の消費電力を低減するこ
とが可能であったが、各種センサ内のゼロトラックセン
サ、ディスクインセンサ等に関しては、パワーセーブ時
においても状態を保持する必要があり、センサの電源を
切断することが困難であった。
本発明のフロッピーディスク装置は、装置のスタンバイ
状態を検出しスタンバイ信号を出力する論理回路と、前
記スタンバイ信号の後縁タイミングを遅延して遅延スタ
ンバイ信号を出力する遅延回路と、前記遅延スタンバイ
信号をゲート信号としセンサ出力信号を入力データとす
るトランスペアレットラッチ回路と、前記スタンバイ信
号を入力して前記センサに供給する電源電圧低減を制御
する電源制御回路とを含んで構成されている。
状態を検出しスタンバイ信号を出力する論理回路と、前
記スタンバイ信号の後縁タイミングを遅延して遅延スタ
ンバイ信号を出力する遅延回路と、前記遅延スタンバイ
信号をゲート信号としセンサ出力信号を入力データとす
るトランスペアレットラッチ回路と、前記スタンバイ信
号を入力して前記センサに供給する電源電圧低減を制御
する電源制御回路とを含んで構成されている。
また、本発明のフロッピーディスク装置は、前記論理回
路は、一端にスピンドルモータ駆動信号を入力し他端に
トラックシークモート信号を入力するＮＯＲゲートを有
し、前記遅延回路は一端に前記スタンバイ信号を入力し
他端にタイマ回路を介してスタンバイ遅延信号を入力す
るＯＲゲートを有して構成されている。
路は、一端にスピンドルモータ駆動信号を入力し他端に
トラックシークモート信号を入力するＮＯＲゲートを有
し、前記遅延回路は一端に前記スタンバイ信号を入力し
他端にタイマ回路を介してスタンバイ遅延信号を入力す
るＯＲゲートを有して構成されている。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の回路図である。
ＮＯＲゲート１は、装置のスタンバイ状態を検出する論
理回路であり、本実施例ではスピンドルモータ駆動信号
Ａ及びトラックシークモード信号Ｂよりスタンバイ信号
Ｃを出力している。
理回路であり、本実施例ではスピンドルモータ駆動信号
Ａ及びトラックシークモード信号Ｂよりスタンバイ信号
Ｃを出力している。
タイマ回路２及びＯＲ回路３によりスタンバイ信号の後
縁を遅延せしめたゲート信号Ｅを発生し、トランスペア
レットラッチ４，５のゲートに入力している。
縁を遅延せしめたゲート信号Ｅを発生し、トランスペア
レットラッチ４，５のゲートに入力している。
センサ回路の電源制御回路８は、フォトインターラプタ
を有するセンサ回路６，７の電源をスイッチングする。
を有するセンサ回路６，７の電源をスイッチングする。
センサ回路６．７の出力信号Ｇ及びＨは、トランスペア
レットラッチ４，５のＤ入力端に入力され前述のゲート
信号Ｅによりラッチされ、出力信号Ｉ、Ｊを出力する。
レットラッチ４，５のＤ入力端に入力され前述のゲート
信号Ｅによりラッチされ、出力信号Ｉ、Ｊを出力する。
第２図は、第１図の回路の動作を説明するために示す各
部の信号波形である。
部の信号波形である。
スピンドルモータ駆動信号Ａは、ハイレベル時にはスピ
ンドルモータが駆動され、ローレベル時には駆動されて
いない状態である。即ちスピンドルモータ駆動信号がロ
ーレベル時には装置かリードライト状態にはないことを
意味する。
ンドルモータが駆動され、ローレベル時には駆動されて
いない状態である。即ちスピンドルモータ駆動信号がロ
ーレベル時には装置かリードライト状態にはないことを
意味する。
トラックシークモード信号Ｂは、ハイレベル時にはトラ
ックシーク状態であり、ローレベル時はトラックシーク
状態ではないことを意味する。従ってＮＯＲ回路１の出
力信号Ｃは装置が時点ｔｓからスタンバイ状態であるこ
とを示し、スタンバイ信号Ｃがハイレベルの時間ＴＳに
装置をパワーセーブモードにするためセンサの電源をＦ
に示すようにスイッチングして低電圧ＶＬにする。
ックシーク状態であり、ローレベル時はトラックシーク
状態ではないことを意味する。従ってＮＯＲ回路１の出
力信号Ｃは装置が時点ｔｓからスタンバイ状態であるこ
とを示し、スタンバイ信号Ｃがハイレベルの時間ＴＳに
装置をパワーセーブモードにするためセンサの電源をＦ
に示すようにスイッチングして低電圧ＶＬにする。
タイマ回路２は、スタンバイ信号Ｃを７時間たけ遅延せ
しめた信号りを出力し、ＯＲ回路３によりスタンバイ信
号の後縁のみを遅延せしめたケート信号を発生し、これ
をトランスペアレットラッチ回路のゲート信号とするこ
とにより、後述のセンサ信号がスタンバイ信号よりも遅
れて安定状態になることをガードしている。
しめた信号りを出力し、ＯＲ回路３によりスタンバイ信
号の後縁のみを遅延せしめたケート信号を発生し、これ
をトランスペアレットラッチ回路のゲート信号とするこ
とにより、後述のセンサ信号がスタンバイ信号よりも遅
れて安定状態になることをガードしている。
センサ回路６の出力信号Ｇは、ハイレベル時において装
置のゼロトラック状態を検出しておりパワーセーブ時に
おいてもその状態を保持する必要かあり、トランスペア
レットラッチ４でゲート信号Ｅによりラッチされ出力信
号工を出力する。同様に、センサ回路７の出力信号Ｈは
、ハイレベルにおいて装置にディスクが挿入されている
ことを示し、パワーセーブ時においてトランスペアレッ
トラッチ回路５でラッチされ出力信号Ｊを出力する。
置のゼロトラック状態を検出しておりパワーセーブ時に
おいてもその状態を保持する必要かあり、トランスペア
レットラッチ４でゲート信号Ｅによりラッチされ出力信
号工を出力する。同様に、センサ回路７の出力信号Ｈは
、ハイレベルにおいて装置にディスクが挿入されている
ことを示し、パワーセーブ時においてトランスペアレッ
トラッチ回路５でラッチされ出力信号Ｊを出力する。
以上説明したように、本発明によるフロッピーディスク
装置及びこのパワーセーブ機能制御方式によれば、パワ
ーセーブ時において各種センサの出力信号を完全に保持
することがてき、パワーセーブ時に各種センサの電源を
スイッチングすることが可能であり、装置のスタンバイ
時における消費電力を著しく低減することを可能とする
。
装置及びこのパワーセーブ機能制御方式によれば、パワ
ーセーブ時において各種センサの出力信号を完全に保持
することがてき、パワーセーブ時に各種センサの電源を
スイッチングすることが可能であり、装置のスタンバイ
時における消費電力を著しく低減することを可能とする
。
第１図は本発明の一実施例の回路図、第２図は第１図の
回路の動作を説明するための各部信号波形である。 １・・ＮＯＲ回路、２・・・タイマ回路、３・・・ＯＲ
回路、４，５・・・トランスペアレットラッチ回路、６
．７・・・センサ回路、８・・電源制御回路、Ａ・・・
スピンドルモータ駆動信号、Ｂ・・・トラックシークモ
ード信号、Ｃ・・・スタンバイ信号、Ｄ・・・スタンバ
イ遅延信号、Ｅ・・・スタンバイ後縁遅延信号、Ｆ・・
センサ電源電圧、Ｇ、Ｈ・・・センサ出力信号、１．Ｊ
・・・トランスペアレットラッチ回路出力信号。
回路の動作を説明するための各部信号波形である。 １・・ＮＯＲ回路、２・・・タイマ回路、３・・・ＯＲ
回路、４，５・・・トランスペアレットラッチ回路、６
．７・・・センサ回路、８・・電源制御回路、Ａ・・・
スピンドルモータ駆動信号、Ｂ・・・トラックシークモ
ード信号、Ｃ・・・スタンバイ信号、Ｄ・・・スタンバ
イ遅延信号、Ｅ・・・スタンバイ後縁遅延信号、Ｆ・・
センサ電源電圧、Ｇ、Ｈ・・・センサ出力信号、１．Ｊ
・・・トランスペアレットラッチ回路出力信号。
Claims (1)
- 【特許請求の範囲】 １、装置のスタンバイ状態を検出しスタンバイ信号を出
力する論理回路と、前記スタンバイ信号の後縁タイミン
グを遅延して遅延スタンバイ信号を出力する遅延回路と
、前記遅延スタンバイ信号をゲート信号としセンサ出力
信号を入力データとするトランスペアレットラッチ回路
と、前記スタンバイ信号を入力して前記センサに供給す
る電源電圧低減を制御する電源制御回路とを含むことを
特徴とするフロッピーディスク装置。 ２、前記論理回路は、一端にスピンドルモータ駆動信号
を入力し他端にトラックシークモード信号を入力するＮ
ＯＲゲートを有し、前記遅延回路は一端に前記スタンバ
イ信号を入力し他端にタイマ回路を介してスタンバイ遅
延信号を入力するＯＲゲートを有することを特徴とする
請求項１記載のフロッピーディスク装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185018A JPH0478061A (ja) | 1990-07-12 | 1990-07-12 | フロッピーディスク装置 |
| US07/730,242 US5317459A (en) | 1990-07-12 | 1991-07-12 | Floppy disk apparatus having power-save system during standby mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185018A JPH0478061A (ja) | 1990-07-12 | 1990-07-12 | フロッピーディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0478061A true JPH0478061A (ja) | 1992-03-12 |
Family
ID=16163333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185018A Pending JPH0478061A (ja) | 1990-07-12 | 1990-07-12 | フロッピーディスク装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5317459A (ja) |
| JP (1) | JPH0478061A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9001446B1 (en) * | 2014-02-06 | 2015-04-07 | Lsi Corporation | System and method for power saving modes in multi-sensor magnetic recording |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185255A (ja) * | 1984-03-02 | 1985-09-20 | Teac Co | デイスク装置 |
| JPS6117269A (ja) * | 1984-07-04 | 1986-01-25 | Nec Corp | デイスク装置 |
| JPH02110860A (ja) * | 1988-10-20 | 1990-04-24 | Matsushita Electric Ind Co Ltd | フロッピディスク駆動装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4519011A (en) * | 1982-01-08 | 1985-05-21 | Mobil Oil Corporation | Power control circuit |
| JPS6061992A (ja) * | 1983-09-14 | 1985-04-09 | Nec Corp | 擬似スタティックメモリ |
-
1990
- 1990-07-12 JP JP2185018A patent/JPH0478061A/ja active Pending
-
1991
- 1991-07-12 US US07/730,242 patent/US5317459A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185255A (ja) * | 1984-03-02 | 1985-09-20 | Teac Co | デイスク装置 |
| JPS6117269A (ja) * | 1984-07-04 | 1986-01-25 | Nec Corp | デイスク装置 |
| JPH02110860A (ja) * | 1988-10-20 | 1990-04-24 | Matsushita Electric Ind Co Ltd | フロッピディスク駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5317459A (en) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852579A (en) | Method and circuit for preventing and/or inhibiting contention in a system employing a random access memory | |
| US20100275048A1 (en) | Semiconductor integrated circuit | |
| WO2002008874A3 (en) | Method and apparatus to provide deterministic power-on voltage in a system having processor-controlled voltage level | |
| JP2771126B2 (ja) | データ出力バッファ制御回路 | |
| US20040015732A1 (en) | Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data | |
| JP2858134B2 (ja) | 複数のセンス増幅器への電力を制御する回路 | |
| US20070079149A1 (en) | Programmable I/O cell capable of holding its state in power-down mode | |
| JP2008091000A (ja) | スモールクロックバッファを備えるメモリ装置 | |
| US7598784B2 (en) | System and method for controlling signal transitions | |
| JPH0478061A (ja) | フロッピーディスク装置 | |
| JP2805466B2 (ja) | メモリのアドレス遷移検出回路 | |
| JP4623494B2 (ja) | マイクロコンピュータ | |
| JPH0756660A (ja) | バス回路における消費電力削減制御方法および回路 | |
| KR100408893B1 (ko) | 적은 소모 전력과 빠른 응답 속도를 가지는 입력 버퍼 회로 | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JP3569186B2 (ja) | 半導体記憶装置 | |
| JP2559639Y2 (ja) | 電源供給制御装置 | |
| JPH07271477A (ja) | 順序回路 | |
| JP3266111B2 (ja) | クロック入力バッファ回路 | |
| JPH03201261A (ja) | ディスク記憶装置のパワーセーブ運転方式 | |
| JP2529305B2 (ja) | 中間レベル設定回路 | |
| KR100296918B1 (ko) | 반도체 메모리 소자에서 고속으로 동작하는 파이프라인 구조의데이터 저장 장치 | |
| JPH04586Y2 (ja) | ||
| JPH07226013A (ja) | フロッピーディスクドライブ装置 | |
| KR20130129052A (ko) | 클럭 버퍼 회로 및 클럭 버퍼링 방법 |