JPH0478141A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0478141A JPH0478141A JP19044790A JP19044790A JPH0478141A JP H0478141 A JPH0478141 A JP H0478141A JP 19044790 A JP19044790 A JP 19044790A JP 19044790 A JP19044790 A JP 19044790A JP H0478141 A JPH0478141 A JP H0478141A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、特に平坦化処理を改善し
た半導体装置の製造方法に関し、レジストを用いたエッ
チバック法による平坦化処理により、微細な（Ａｊｌ！
配線でパターンルール２、ｕｍ以下、ｐｏｌｙ−３ｉ配
線で１μｍ以下の）配線パターンでも十分な平坦度が得
られる半導体装置の製造方法を提供することを目的とし
、多層配線構造を形成するための平坦化処理が、配線層
を覆って形成された層間絶縁膜上に、該配線パターンの
反転パターンで第１のレジスト層を形成する工程、 上記第１のレジスト層をマスクとして、上記配線層を露
出させないエツチング量で上記層間絶縁膜をエッチバッ
クする工程、 上記第１のレジスト層のマスクの開口部を埋める状態で
第２のレジスト層を形成する工程、上記配線層を露出さ
せないエツチング量で、上記第１および第２のレジスト
層およびその下の上記層間絶縁膜をドライエッチにより
エッチバックする工程 を含むように構成する。
た半導体装置の製造方法に関し、レジストを用いたエッ
チバック法による平坦化処理により、微細な（Ａｊｌ！
配線でパターンルール２、ｕｍ以下、ｐｏｌｙ−３ｉ配
線で１μｍ以下の）配線パターンでも十分な平坦度が得
られる半導体装置の製造方法を提供することを目的とし
、多層配線構造を形成するための平坦化処理が、配線層
を覆って形成された層間絶縁膜上に、該配線パターンの
反転パターンで第１のレジスト層を形成する工程、 上記第１のレジスト層をマスクとして、上記配線層を露
出させないエツチング量で上記層間絶縁膜をエッチバッ
クする工程、 上記第１のレジスト層のマスクの開口部を埋める状態で
第２のレジスト層を形成する工程、上記配線層を露出さ
せないエツチング量で、上記第１および第２のレジスト
層およびその下の上記層間絶縁膜をドライエッチにより
エッチバックする工程 を含むように構成する。
本発明は、半導体装置の製造方法に関し、特に平坦化処
理を改善した半導体装置の製造方法に関する。
理を改善した半導体装置の製造方法に関する。
半導体装置の製造において、Ａ！配線またはｐ。
１ｙ−５ｉ配線等を用いる多層配線構造の形成技術は、
半導体装置の高集積化に伴し）微細化と多層化に同時に
対応することが要請されている。特に、微細化した配線
のカバレージ不良や断線を確実に防止するために、層間
絶縁膜による平坦度を向上させることが必要である。
半導体装置の高集積化に伴し）微細化と多層化に同時に
対応することが要請されている。特に、微細化した配線
のカバレージ不良や断線を確実に防止するために、層間
絶縁膜による平坦度を向上させることが必要である。
層間絶縁膜による従来の平坦化法としては、ＳＯｎ布、
バイアススパγり法、バイアスＥＣＲ法、選択ＣＶＤ法
、エッチバック法等が行われている。
バイアススパγり法、バイアスＥＣＲ法、選択ＣＶＤ法
、エッチバック法等が行われている。
このうちエッチバック法が、生産性、経済性等の点から
かなり一般的に採用されている。エッチバック法にはレ
ジストを用いる方法およびＳＯＧ（ｓｐａｎ−ｏｎ−ｇ
ｌａｓｓ； ｒ塗布ガラス」等とも呼称される）を用い
る方法があるが、特に前者は平坦化材料のコスト面およ
び製造工程数の面で後者よりも格段に有利なため、平坦
化技術として実用上の有用性が極めて高い。
かなり一般的に採用されている。エッチバック法にはレ
ジストを用いる方法およびＳＯＧ（ｓｐａｎ−ｏｎ−ｇ
ｌａｓｓ； ｒ塗布ガラス」等とも呼称される）を用い
る方法があるが、特に前者は平坦化材料のコスト面およ
び製造工程数の面で後者よりも格段に有利なため、平坦
化技術として実用上の有用性が極めて高い。
Ｃ発明が解決しようとする課題］
しかし、従来のレジストによるエッチバック法ではパタ
ーンルール（配線幅、配線間隔）が、例えばＡＩｌ配線
場合で２μｍ以下、ｐｏｌｙ−５ｉ配線で１μｍ以下の
微細パターンになると、十分な平坦度を得ることができ
ないという限界があった。
ーンルール（配線幅、配線間隔）が、例えばＡＩｌ配線
場合で２μｍ以下、ｐｏｌｙ−５ｉ配線で１μｍ以下の
微細パターンになると、十分な平坦度を得ることができ
ないという限界があった。
そのため、ＳＯＧを用いるエッチバック法あるいはその
他の平坦化法を用いなければならないという問題があっ
た。
他の平坦化法を用いなければならないという問題があっ
た。
本発明は、レジストを用いたエッチバック法による平坦
化処理により、微細な（ｌ配線でパターンルール２μｍ
以下の）配線パターンでも十分な平坦度が得られる半導
体装置の製造方法を提供することを目的とする。
化処理により、微細な（ｌ配線でパターンルール２μｍ
以下の）配線パターンでも十分な平坦度が得られる半導
体装置の製造方法を提供することを目的とする。
上記の目的は、本発明によれば、多層配線構造を形成す
るための平坦化処理が、 配線層を覆って形成された層間絶縁膜上に、該配線パタ
ーンの反転パターンで第１のレジスト層を形成する工程
、 上記第１のレジスト層をマスクとして、上記配線層を露
出させないエツチング量で上記層間絶縁膜をエッチバッ
クする工程、 上記第１のレジスト層のマスクの開口部を埋釣る状態で
第２のレジスト層を形成することにより、該第１および
第２のレジスト層から成る実質的に一体のレジスト層を
形成する工程、 上記配線層を露出させないエツチング量で、上記実質的
に一体の第１および第２のレジスト層およびその下の上
記層間絶縁膜をドライエッチによりエッチバックする工
程 を含むことを特徴とする半導体装置の製造方法によって
達成される。
るための平坦化処理が、 配線層を覆って形成された層間絶縁膜上に、該配線パタ
ーンの反転パターンで第１のレジスト層を形成する工程
、 上記第１のレジスト層をマスクとして、上記配線層を露
出させないエツチング量で上記層間絶縁膜をエッチバッ
クする工程、 上記第１のレジスト層のマスクの開口部を埋釣る状態で
第２のレジスト層を形成することにより、該第１および
第２のレジスト層から成る実質的に一体のレジスト層を
形成する工程、 上記配線層を露出させないエツチング量で、上記実質的
に一体の第１および第２のレジスト層およびその下の上
記層間絶縁膜をドライエッチによりエッチバックする工
程 を含むことを特徴とする半導体装置の製造方法によって
達成される。
層間絶縁膜による平坦度の向上は、層間絶縁膜の凹凸の
平準化、すなわち層間絶縁膜における相対的な窪み部分
および相対的な隆起部分の解消の度合いに掛かっている
。
平準化、すなわち層間絶縁膜における相対的な窪み部分
および相対的な隆起部分の解消の度合いに掛かっている
。
本発明においては、まず第１段階のエッチノーツク工程
で、配線パターンの反転パターンで形成した第１のレジ
スト層をマスクとして、配線層を露出させないエツチン
グ量で層間絶縁膜をエッチバックする。これにより、配
線層直上にある層間絶縁膜−すなわち二の段階での層間
絶縁膜の相対的な隆起部分−が選択的に除去される。
で、配線パターンの反転パターンで形成した第１のレジ
スト層をマスクとして、配線層を露出させないエツチン
グ量で層間絶縁膜をエッチバックする。これにより、配
線層直上にある層間絶縁膜−すなわち二の段階での層間
絶縁膜の相対的な隆起部分−が選択的に除去される。
次に、上記第ルジスト層が構成するマスクの開口部を第
２レジスト層で埋めることにより、第１および第２レジ
スト層から成る一体のレジスト層を形成する。
２レジスト層で埋めることにより、第１および第２レジ
スト層から成る一体のレジスト層を形成する。
次に、第２段階のエッチバック工程で、配線層を露出さ
せないエツチング量で、一体の第１および第２レジスト
層および層間絶縁膜（第１段階のエッチバック後の残存
部）をドライエッチによりエッチバックする。この第２
段階エッチバック工程は主として下記２つの作用を持つ
。すなわち、（１）層間絶縁膜形成時のカバレージの限
界に起因して、配線間隔の特に小さい部分には層間絶縁
膜の小さい窪みが残されている。上記第１段階エッチハ
ックにより層間絶縁膜隆起部分が除去されているので、
従来のエッチバックでは残存してしまったような小さい
窪みもにも有効にエツチングが作用し、窪みの解消が促
進される。また、（２）第１段階のエッチバンクでは配
線直上の層間絶縁膜隆起部分を選択的に除去するが、マ
スク （第ルジスト層）のプロファイルに沿った帯域お
よびマスク直下の領域では、エツチングの回り込みの不
均一から微細な凹凸が生ずる。第２段階エッチバックで
はこのような微細凹凸も除去される。
せないエツチング量で、一体の第１および第２レジスト
層および層間絶縁膜（第１段階のエッチバック後の残存
部）をドライエッチによりエッチバックする。この第２
段階エッチバック工程は主として下記２つの作用を持つ
。すなわち、（１）層間絶縁膜形成時のカバレージの限
界に起因して、配線間隔の特に小さい部分には層間絶縁
膜の小さい窪みが残されている。上記第１段階エッチハ
ックにより層間絶縁膜隆起部分が除去されているので、
従来のエッチバックでは残存してしまったような小さい
窪みもにも有効にエツチングが作用し、窪みの解消が促
進される。また、（２）第１段階のエッチバンクでは配
線直上の層間絶縁膜隆起部分を選択的に除去するが、マ
スク （第ルジスト層）のプロファイルに沿った帯域お
よびマスク直下の領域では、エツチングの回り込みの不
均一から微細な凹凸が生ずる。第２段階エッチバックで
はこのような微細凹凸も除去される。
このように本発明によれば、第１および第２段階のエッ
チパックにより、従来のエッチバック法では解消できな
かった層間絶縁膜の小さい凹凸も解消し、従来限界とさ
れていたパターンルールベ例えばＡβ配線の場合で２μ
ｍ ５ｐｏｌｙ−３ｉ配線で１μｍよりも微細なパター
ンルールでも十分な平坦化を行うことができる。
チパックにより、従来のエッチバック法では解消できな
かった層間絶縁膜の小さい凹凸も解消し、従来限界とさ
れていたパターンルールベ例えばＡβ配線の場合で２μ
ｍ ５ｐｏｌｙ−３ｉ配線で１μｍよりも微細なパター
ンルールでも十分な平坦化を行うことができる。
以下に、添付図面を参照し、実施例によって本発明を更
に詳細に説明する。
に詳細に説明する。
本発明に従って、第１図（ａ）〜（ｇ）に示した手順で
平坦化を行った。
平坦化を行った。
工程（ａ）：Ｓｉ基板１上に、スパッタおよび塩素系ガ
スによるエツチングによりＡβ配線層２（厚さ１μｍ１
最小パターンルール１．５μｍ）を形成した。
スによるエツチングによりＡβ配線層２（厚さ１μｍ１
最小パターンルール１．５μｍ）を形成した。
工程（ｂ）：ＣＶＤにより、配線層２を覆ってＰ入りシ
リコン酸化膜の層間絶縁膜３ （平坦部で厚さ８０００
〜１００００人（＝１μｍ））を形成した。
リコン酸化膜の層間絶縁膜３ （平坦部で厚さ８０００
〜１００００人（＝１μｍ））を形成した。
以降、工程（Ｃ）〜（ｆ）が平坦化処理工程である。
工程（Ｃ）：層間絶縁膜３上にレジストを１μｍ塗布し
た後、工程（ａ）で形成した配線２の反転パターンで露
光・現像を行い、第２レジスト層４を形成した。レジス
ト層４は次のエツチング工程において、層間絶縁膜３の
隆起部分に開口部を持つマスクとして作用する。
た後、工程（ａ）で形成した配線２の反転パターンで露
光・現像を行い、第２レジスト層４を形成した。レジス
ト層４は次のエツチング工程において、層間絶縁膜３の
隆起部分に開口部を持つマスクとして作用する。
工程（ｄ）ニレジスト層４をベータまたはＵＶ照射によ
り硬化させた後、ＨＦ等の酸性希釈溶液でエツチングを
行い、レジストマスク４の開口部に位置する層間絶縁膜
３を約２０００人だけコントロールエッチした。この工
程におけるエツチングは、上記のようにウェットエッチ
で行ってもよいし、フレオンガス（ＣＦ、、ＣＦ３、Ｃ
Ｆ ｅ等）を用いたＲＩＥ等によるドライエッチで行っ
てもよい。
り硬化させた後、ＨＦ等の酸性希釈溶液でエツチングを
行い、レジストマスク４の開口部に位置する層間絶縁膜
３を約２０００人だけコントロールエッチした。この工
程におけるエツチングは、上記のようにウェットエッチ
で行ってもよいし、フレオンガス（ＣＦ、、ＣＦ３、Ｃ
Ｆ ｅ等）を用いたＲＩＥ等によるドライエッチで行っ
てもよい。
工程（ｅ）：第２のレジスト層５を塗布し、フレオンガ
スを用いたＲＩＥにより全面エツチングした。その際、
エツチング量は約６０００人とし、配線層２は露出させ
なかった。
スを用いたＲＩＥにより全面エツチングした。その際、
エツチング量は約６０００人とし、配線層２は露出させ
なかった。
工程（ｆ）：０□プラズマによりレジスト層４および５
を除去した。
を除去した。
以上により、工程（ｂ）の層間絶縁膜形成時に最小パタ
ーンルール（１，５μｍ）の配線間にあった層間絶縁膜
３の微小な窪み８も解消することができた。
ーンルール（１，５μｍ）の配線間にあった層間絶縁膜
３の微小な窪み８も解消することができた。
工程（ｇ）：更に層間絶縁性を高めるために層間絶縁膜
３ （の残存部）上に、ＣＶＤによりＰ入リシリコン酸
化膜から成る層間絶縁膜６ （平坦部で厚さ５０００人
）を形成した後、スパッタおよび塩素系ガスによるエツ
チングによりＡβ配線層７を形成した。
３ （の残存部）上に、ＣＶＤによりＰ入リシリコン酸
化膜から成る層間絶縁膜６ （平坦部で厚さ５０００人
）を形成した後、スパッタおよび塩素系ガスによるエツ
チングによりＡβ配線層７を形成した。
比較のため、実施例と同様な配線パターンについて、従
来の方法により第２図（ａ）〜（ｅ）の手順で平坦化を
行った。
来の方法により第２図（ａ）〜（ｅ）の手順で平坦化を
行った。
配線層２の形成工程（ａ）および層間絶縁膜３の形成工
程（ｂ）は実施例の工程＜ａ＞および（ｂ）と同様であ
る。
程（ｂ）は実施例の工程＜ａ＞および（ｂ）と同様であ
る。
以降、工程（ｃ）〜（ｄ）が平坦化処理工程である。
工程（Ｃ）：層間絶縁膜３上にレジストを１μｍ塗布し
た。
た。
工程（ｄ）：フレオンガスを用いたＲｒＥにより全面エ
ツチングした。その際、エツチング量は約６０００人と
し、配線層２は露出させなかった。
ツチングした。その際、エツチング量は約６０００人と
し、配線層２は露出させなかった。
上記平坦化を行ったが、工程（ｂ）の層間絶縁膜形成時
に最小パターンルール（Ｉ、５μｍ）の配線間ｊ二あっ
た層間絶縁膜３の微小な窪み８を十分に解消することが
できなかった。
に最小パターンルール（Ｉ、５μｍ）の配線間ｊ二あっ
た層間絶縁膜３の微小な窪み８を十分に解消することが
できなかった。
工程（ｅ）：実施例と同様に、層間絶縁性を高めるた於
に更に層間絶縁膜６を形成した後、Ａβ配線層アを形成
した。
に更に層間絶縁膜６を形成した後、Ａβ配線層アを形成
した。
なお、第１のレジスト層をマスクとするエッチバック（
実施例の工程（ｄ））および第２のレジスト層形成後の
エッチバック（実施例の工程（ｅ））の合計エツチング
量は、第１のレジスト層を形成する前（工程（ｂ））に
形成されていた前記層間絶縁膜の厚さの１／２〜１／３
程度が一般的に適当である。
実施例の工程（ｄ））および第２のレジスト層形成後の
エッチバック（実施例の工程（ｅ））の合計エツチング
量は、第１のレジスト層を形成する前（工程（ｂ））に
形成されていた前記層間絶縁膜の厚さの１／２〜１／３
程度が一般的に適当である。
上記実施例ではＡ１配線を用いた多層配線構造の場合を
説明したが、ｐｏｌｙ−５ｉ配線を用いた場合も、従来
の方法では十分な平坦化ができなかったパターンルール
１μｍの微細パターンの多層配線構造について、上記実
施例と同様の平坦化を行うことができた。
説明したが、ｐｏｌｙ−５ｉ配線を用いた場合も、従来
の方法では十分な平坦化ができなかったパターンルール
１μｍの微細パターンの多層配線構造について、上記実
施例と同様の平坦化を行うことができた。
〔発明の効果コ
以上説明したように本発明によれば、多層配線構造を有
する半導体装置の製造方法において、レジストを用いた
エッチバック法による平坦化処理により、Ａｌ配線でパ
ターンルール２μｍ以下、ｐｏｌｙ−５ｉ配線でパター
ンルール１μｍ以下の微細配線パターンでも十分な平坦
化を行うことができる。
する半導体装置の製造方法において、レジストを用いた
エッチバック法による平坦化処理により、Ａｌ配線でパ
ターンルール２μｍ以下、ｐｏｌｙ−５ｉ配線でパター
ンルール１μｍ以下の微細配線パターンでも十分な平坦
化を行うことができる。
第１図は、本発明に従って平坦化処理を行い多層配線構
造を形成する半導体装置の製造方法の一実施例を示す断
面図、および 第２図は、従来の平坦化処理を行い多層配線構造を形成
する半導体装置の製造方法を示す断面図である。 ｌ・・・基板、 ２，７・・・配線層、３．６・・
・層間絶縁膜、 ４．５・・・レジスト層、 ８・・・層間絶縁膜６の窪み。 Ｌｌ 図
造を形成する半導体装置の製造方法の一実施例を示す断
面図、および 第２図は、従来の平坦化処理を行い多層配線構造を形成
する半導体装置の製造方法を示す断面図である。 ｌ・・・基板、 ２，７・・・配線層、３．６・・
・層間絶縁膜、 ４．５・・・レジスト層、 ８・・・層間絶縁膜６の窪み。 Ｌｌ 図
Claims (1)
- 【特許請求の範囲】 １、多層配線構造を形成するための平坦化処理が、 配線層を覆って形成された層間絶縁膜上に、該配線パタ
ーンの反転パターンで第１のレジスト層を形成する工程
、 上記第１のレジスト層をマスクとして、上記配線層を露
出させないエッチング量で上記層間絶縁膜をエッチバッ
クする工程、 上記第１のレジスト層のマスクの開口部を埋める状態で
第２のレジスト層を形成する工程、および 上記配線層を露出させないエッチング量で、上記第１お
よび第２のレジスト層およびその下の上記層間絶縁膜を
ドライエッチによりエッチバックする工程 を含むことを特徴とする半導体装置の製造方法。 ２、前記第２のレジスト層形成後のエッチバック工程の
後に、前記層間絶縁膜上に更に層間絶縁膜を形成するこ
とを特徴とする請求項１記載の半導体装置の製造方法。 ３、前記第１のレジスト層をマスクとするエッチバック
および前記第２のレジスト層形成後のエッチバックの合
計エッチング量が、上記第１のレジスト層を形成する前
に形成されていた前記層間絶縁膜の厚さの１／２〜１／
３であることを特徴とする請求項１または２に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19044790A JPH0478141A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19044790A JPH0478141A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0478141A true JPH0478141A (ja) | 1992-03-12 |
Family
ID=16258287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19044790A Pending JPH0478141A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0478141A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384877B1 (ko) * | 1999-06-28 | 2003-05-22 | 주식회사 하이닉스반도체 | 포토레지스트 도포 방법 |
-
1990
- 1990-07-20 JP JP19044790A patent/JPH0478141A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384877B1 (ko) * | 1999-06-28 | 2003-05-22 | 주식회사 하이닉스반도체 | 포토레지스트 도포 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59139643A (ja) | 半導体装置およびその製造方法 | |
| JP3362397B2 (ja) | ポリッシュによる平坦化工程を含む電子装置の製造方法 | |
| JPH0478141A (ja) | 半導体装置の製造方法 | |
| JPH03203240A (ja) | 半導体装置の製造方法 | |
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| JPS6313346B2 (ja) | ||
| JPS6313347B2 (ja) | ||
| JPH0677182A (ja) | 凹凸のある絶縁膜の平坦化方法 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPH05182885A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH0191435A (ja) | 半導体装置の製造方法 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| JPS6255701B2 (ja) | ||
| JPS59195846A (ja) | 層間絶縁膜の形成方法 | |
| JPS5856337A (ja) | 半導体装置の製造方法 | |
| JPS6010732A (ja) | 半導体装置の製造方法 | |
| JPH02224334A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6395648A (ja) | 半導体装置の製造方法 | |
| JPH0622232B2 (ja) | 半導体装置の配線層間膜の平担化方法 |