JPH0677182A - 凹凸のある絶縁膜の平坦化方法 - Google Patents
凹凸のある絶縁膜の平坦化方法Info
- Publication number
- JPH0677182A JPH0677182A JP4225877A JP22587792A JPH0677182A JP H0677182 A JPH0677182 A JP H0677182A JP 4225877 A JP4225877 A JP 4225877A JP 22587792 A JP22587792 A JP 22587792A JP H0677182 A JPH0677182 A JP H0677182A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- resist film
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 従来、凹凸のある絶縁膜の平坦化方法として
は、レジストエッチバック法がある。しかし、エッチ
ング時におけるパーチィクル発生、ローディング効果
の発生、生産性が悪い等の問題があった。本発明で
は、これらの諸問題の解決を図る。 【構成】 凹凸のある絶縁膜（１３）上にポジ型のレジ
スト膜（１４）を形成し、該レジスト膜（１４）を３０
ｍＪ〜４０ｍＪの露光量で弱く全面露光し、現像するこ
とにより、絶縁膜（１３）の凹部にレジスト膜（１４）
を部分的に残す。その後、凹部に残存させたレジスト膜
（１４）をマスクとして、絶縁膜（１３）の凸部をエッ
チングする。
は、レジストエッチバック法がある。しかし、エッチ
ング時におけるパーチィクル発生、ローディング効果
の発生、生産性が悪い等の問題があった。本発明で
は、これらの諸問題の解決を図る。 【構成】 凹凸のある絶縁膜（１３）上にポジ型のレジ
スト膜（１４）を形成し、該レジスト膜（１４）を３０
ｍＪ〜４０ｍＪの露光量で弱く全面露光し、現像するこ
とにより、絶縁膜（１３）の凹部にレジスト膜（１４）
を部分的に残す。その後、凹部に残存させたレジスト膜
（１４）をマスクとして、絶縁膜（１３）の凸部をエッ
チングする。
Description
【０００１】
【産業上の利用分野】本発明は、凹凸のある絶縁膜の平
坦化方法に関する。
坦化方法に関する。
【０００２】
【従来の技術】近年の半導体集積回路の高集積化に伴っ
て、絶縁膜を介して複数の金属配線膜を積層化した多層
配線が使用されるに至っている。この多層配線構造の製
造方法において凹凸のある絶縁膜を如何に平坦化するか
が、多層配線の断線不良等を防止する上で重要な課題で
ある。従来凹凸のある絶縁膜の平坦化法として、レジス
トエッチバック法が広く使用されている。以下に、これ
を図７乃至図９を参照しながら説明する。
て、絶縁膜を介して複数の金属配線膜を積層化した多層
配線が使用されるに至っている。この多層配線構造の製
造方法において凹凸のある絶縁膜を如何に平坦化するか
が、多層配線の断線不良等を防止する上で重要な課題で
ある。従来凹凸のある絶縁膜の平坦化法として、レジス
トエッチバック法が広く使用されている。以下に、これ
を図７乃至図９を参照しながら説明する。
【０００３】図７参照：表面に絶縁膜の形成された半導
体基板（１）上に、ポリシリコン配線あるいはアルミニ
ウム配線等の金属配線膜（２）を形成し、その後ＣＶＤ
法によってＰＳＧ膜あるいはＢＰＳＧ膜等の絶縁膜
（３）をデポジションする。この絶縁膜（３）の表面に
は、下地の金属配線膜（２）による段差を反映して凹凸
が生じる。次に該絶縁膜（３）上にレジスト膜（４）を
十分厚く塗布し、２００℃程度の加熱処理をしてその表
面を平坦化する。
体基板（１）上に、ポリシリコン配線あるいはアルミニ
ウム配線等の金属配線膜（２）を形成し、その後ＣＶＤ
法によってＰＳＧ膜あるいはＢＰＳＧ膜等の絶縁膜
（３）をデポジションする。この絶縁膜（３）の表面に
は、下地の金属配線膜（２）による段差を反映して凹凸
が生じる。次に該絶縁膜（３）上にレジスト膜（４）を
十分厚く塗布し、２００℃程度の加熱処理をしてその表
面を平坦化する。
【０００４】図８参照：レジスト膜（４）と絶縁膜
（３）のエッチングレートが等しくなる条件で、全面エ
ッチングを行う。かかる条件は、例えばＣＨＦ3＋Ｏ2の
ガス雰囲気において、Ｏ2ガスの流量比および圧力を調
節することで得られる。しかして、エッチングを進める
と、まず表面のレジスト膜（４）がエッチングされ、次
に絶縁膜（３）の凸部とレジスト膜（４）が同じレート
でエッチングされる。
（３）のエッチングレートが等しくなる条件で、全面エ
ッチングを行う。かかる条件は、例えばＣＨＦ3＋Ｏ2の
ガス雰囲気において、Ｏ2ガスの流量比および圧力を調
節することで得られる。しかして、エッチングを進める
と、まず表面のレジスト膜（４）がエッチングされ、次
に絶縁膜（３）の凸部とレジスト膜（４）が同じレート
でエッチングされる。
【０００５】図９参照：残ったレジスト膜（４）を除去
する。この後、凸部のエッチングされた絶縁膜（３）の
膜厚を補うために、減圧ＣＶＤ法によってＳｉＯ2膜等
の追加絶縁膜（５）をデポジションする。このように、
レジストエッチバック法によれば、レジスト膜（４）と
絶縁膜（３）のエッチングレートが等しくなる条件で全
面エッチングすることにより、絶縁膜（３）を平坦化し
ている。
する。この後、凸部のエッチングされた絶縁膜（３）の
膜厚を補うために、減圧ＣＶＤ法によってＳｉＯ2膜等
の追加絶縁膜（５）をデポジションする。このように、
レジストエッチバック法によれば、レジスト膜（４）と
絶縁膜（３）のエッチングレートが等しくなる条件で全
面エッチングすることにより、絶縁膜（３）を平坦化し
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
レジストエッチバック法にあっては、以下の問題点を有
していた。 基本的にレジストをドライエッチングにより削り込む
方法なので、パーティクルの発生が多い。 エッチングの進行にしたがって、露出する絶縁膜
（３）の面積が変化し、これによりエッチングレートが
変動してしまう（ローディング効果）。この結果、平坦
性が悪化する。 レジスト膜（４）と絶縁膜（３）のエッチング比が等
しくなる条件では、ＣＨＦ3流量に対して、Ｏ2流量を通
常よりも増加しているので、エッチングレートが小さい
（３００Å／分〜３５０Å／分）。また、一般に８００
０Å程度のレジスト膜（４）と５０００Å程度の絶縁膜
（３）の合計１３０００Å程度を削る必要がある。この
ため、エッチングの処理時間が長く、生産性が悪い。 ドライエッチングに伴うダメージにより、ゲート酸化
膜の絶縁耐圧が劣化するおそれがある。 レジスト塗布後に完全な平坦性が得られないので、レ
ジスト膜（４）の薄い所では、局所的に下層のアルミニ
ウム配線が露出する場合があり、このアルミニウム配線
にボイドと呼ばれるアルミ欠け部分が発生するおそれが
ある。
レジストエッチバック法にあっては、以下の問題点を有
していた。 基本的にレジストをドライエッチングにより削り込む
方法なので、パーティクルの発生が多い。 エッチングの進行にしたがって、露出する絶縁膜
（３）の面積が変化し、これによりエッチングレートが
変動してしまう（ローディング効果）。この結果、平坦
性が悪化する。 レジスト膜（４）と絶縁膜（３）のエッチング比が等
しくなる条件では、ＣＨＦ3流量に対して、Ｏ2流量を通
常よりも増加しているので、エッチングレートが小さい
（３００Å／分〜３５０Å／分）。また、一般に８００
０Å程度のレジスト膜（４）と５０００Å程度の絶縁膜
（３）の合計１３０００Å程度を削る必要がある。この
ため、エッチングの処理時間が長く、生産性が悪い。 ドライエッチングに伴うダメージにより、ゲート酸化
膜の絶縁耐圧が劣化するおそれがある。 レジスト塗布後に完全な平坦性が得られないので、レ
ジスト膜（４）の薄い所では、局所的に下層のアルミニ
ウム配線が露出する場合があり、このアルミニウム配線
にボイドと呼ばれるアルミ欠け部分が発生するおそれが
ある。
【０００７】
【課題を解決するための手段】本発明は、凹凸のある絶
縁膜（３）の平坦化方法において、絶縁膜（１３）上に
ポジ型のレジスト膜（１４）を形成する工程と、レジス
ト膜（１４）を３０ｍＪ〜４０ｍＪの露光量をもって弱
く全面露光する工程と、レジスト膜（１４）を現像し、
絶縁膜（１３）の凹部にレジスト膜（１４）を残す工程
と、凹部に残したレジスト膜（１４）をマスクとして絶
縁膜（１３）の凸部をエッチングする工程と、凹部に残
したレジスト膜（１４）を除去する工程とを具備するこ
とを特徴としている。
縁膜（３）の平坦化方法において、絶縁膜（１３）上に
ポジ型のレジスト膜（１４）を形成する工程と、レジス
ト膜（１４）を３０ｍＪ〜４０ｍＪの露光量をもって弱
く全面露光する工程と、レジスト膜（１４）を現像し、
絶縁膜（１３）の凹部にレジスト膜（１４）を残す工程
と、凹部に残したレジスト膜（１４）をマスクとして絶
縁膜（１３）の凸部をエッチングする工程と、凹部に残
したレジスト膜（１４）を除去する工程とを具備するこ
とを特徴としている。
【０００８】
【作用】まず、上述の手段によれば、絶縁膜（１３）の
凹部にレジスト膜（１４）を残し、これをマスクとして
絶縁膜（１３）部をエッチングしているので、絶縁膜
（１３）を平坦化することができる。ここで、ポジ型の
レジスト膜（１４）を弱く全面露光しているので、現像
速度が減少し、絶縁膜（１３）の凹部に残されるレジス
ト膜（１４）の膜厚が均一化される。
凹部にレジスト膜（１４）を残し、これをマスクとして
絶縁膜（１３）部をエッチングしているので、絶縁膜
（１３）を平坦化することができる。ここで、ポジ型の
レジスト膜（１４）を弱く全面露光しているので、現像
速度が減少し、絶縁膜（１３）の凹部に残されるレジス
ト膜（１４）の膜厚が均一化される。
【０００９】上述した手段によれば、レジスト膜（１
４）が実質的にエッチングされないので、パーティクル
の発生が非常に少ない。また、エッチングされる絶縁膜
（１３）の面積がほぼ一定なので、ローディング効果が
生じない。さらに、絶縁膜（１３）のエッチングレート
を上げられるので、生産性を向上できる。
４）が実質的にエッチングされないので、パーティクル
の発生が非常に少ない。また、エッチングされる絶縁膜
（１３）の面積がほぼ一定なので、ローディング効果が
生じない。さらに、絶縁膜（１３）のエッチングレート
を上げられるので、生産性を向上できる。
【００１０】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１乃至図５は、本発明の凹凸のある絶縁膜の平
坦化方法を示す断面図である。 図１参照：表面に絶縁膜の形成された半導体基板（１
１）上に、ポリシリコン配線あるいはアルミニウム配線
等の金属配線膜（１２）を形成し、その後ＣＶＤ法によ
ってＰＳＧ膜あるいはＢＰＳＧ膜等の絶縁膜（１３）を
デポジションする。この絶縁膜（１３）の表面には、下
地の金属配線膜（１２）による段差を反映して凹凸が生
じる。次に、該絶縁膜（１３）上にポジ型のレジスト膜
（１４）を十分厚く塗布する。ここまでは、従来例と比
較して異なるところはない。
する。図１乃至図５は、本発明の凹凸のある絶縁膜の平
坦化方法を示す断面図である。 図１参照：表面に絶縁膜の形成された半導体基板（１
１）上に、ポリシリコン配線あるいはアルミニウム配線
等の金属配線膜（１２）を形成し、その後ＣＶＤ法によ
ってＰＳＧ膜あるいはＢＰＳＧ膜等の絶縁膜（１３）を
デポジションする。この絶縁膜（１３）の表面には、下
地の金属配線膜（１２）による段差を反映して凹凸が生
じる。次に、該絶縁膜（１３）上にポジ型のレジスト膜
（１４）を十分厚く塗布する。ここまでは、従来例と比
較して異なるところはない。
【００１１】なお、以下の説明の理解を容易にするた
め、各膜厚は例えば以下の通りとし、また絶縁膜（１
３）はコンフォーマルな形状とする。すなわち、絶縁膜
（１３）には０．４ミクロンの段差がある。 ・金属配線膜（１２）の膜厚＝０．４μ ・絶縁膜（１３）の膜厚 ＝０．８μ ・レジスト膜（１４）の膜厚＝１．０μ（絶縁膜（１
３）の凹部上）＝０．６μ（絶縁膜（１３）の凸部上） 図２参照：レジスト膜（１４）の全面を露光し、所定時
間の現像を行うことによって絶縁膜（１３）の凹部にレ
ジスト膜（１４）を残すとともに、絶縁膜（１３）の凸
部を露出させる。本発明では、この全面露光を通常の露
光量（約８０ｍＪ）よりも弱い露光量（３０ｍＪ〜４０
ｍＪ）で行なっている。これにより、ポジ型のレジスト
膜（１４）の光分解反応が抑制されるので、現像速度が
通常露光の場合と比べて遅くなり、レジスト膜（１４）
の膜減り量の制御が容易になる。すなわち、絶縁膜（１
３）の凹部に残したレジスト膜（１４）の均一性が良好
となる。図６には、本願発明者の実験による、ポジ型レ
ジスト膜の膜減り量の露光量依存性を示した。この実験
では現像時間は、６０秒に固定されている。同図に示す
様に、ポジ型レジスト膜の膜減り量は、露光量の減少に
従って減少している。これは、現像速度が露光量の減少
に従って減少していることを示す。実施例では、レジス
ト膜（１４）の膜厚は、塗布時において絶縁膜（１３）
の凹部上で１．０μであった。したがって、上記の実験
結果によれば、約４０ｍＪの露光量を与えることによ
り、現像後において、絶縁膜（１３）の凹部上に、約
０．２μの残膜が得られることになる（膜減り量＝０．
８μ）。すなわち、絶縁膜（１３）の凸部は０．２μの
膜厚分だけ、残ったレジスト膜（１４）上に突出する。
め、各膜厚は例えば以下の通りとし、また絶縁膜（１
３）はコンフォーマルな形状とする。すなわち、絶縁膜
（１３）には０．４ミクロンの段差がある。 ・金属配線膜（１２）の膜厚＝０．４μ ・絶縁膜（１３）の膜厚 ＝０．８μ ・レジスト膜（１４）の膜厚＝１．０μ（絶縁膜（１
３）の凹部上）＝０．６μ（絶縁膜（１３）の凸部上） 図２参照：レジスト膜（１４）の全面を露光し、所定時
間の現像を行うことによって絶縁膜（１３）の凹部にレ
ジスト膜（１４）を残すとともに、絶縁膜（１３）の凸
部を露出させる。本発明では、この全面露光を通常の露
光量（約８０ｍＪ）よりも弱い露光量（３０ｍＪ〜４０
ｍＪ）で行なっている。これにより、ポジ型のレジスト
膜（１４）の光分解反応が抑制されるので、現像速度が
通常露光の場合と比べて遅くなり、レジスト膜（１４）
の膜減り量の制御が容易になる。すなわち、絶縁膜（１
３）の凹部に残したレジスト膜（１４）の均一性が良好
となる。図６には、本願発明者の実験による、ポジ型レ
ジスト膜の膜減り量の露光量依存性を示した。この実験
では現像時間は、６０秒に固定されている。同図に示す
様に、ポジ型レジスト膜の膜減り量は、露光量の減少に
従って減少している。これは、現像速度が露光量の減少
に従って減少していることを示す。実施例では、レジス
ト膜（１４）の膜厚は、塗布時において絶縁膜（１３）
の凹部上で１．０μであった。したがって、上記の実験
結果によれば、約４０ｍＪの露光量を与えることによ
り、現像後において、絶縁膜（１３）の凹部上に、約
０．２μの残膜が得られることになる（膜減り量＝０．
８μ）。すなわち、絶縁膜（１３）の凸部は０．２μの
膜厚分だけ、残ったレジスト膜（１４）上に突出する。
【００１２】図３参照：前記工程で絶縁膜（１３）の凹
部上に残したレジスト膜（１４）をマスクとしてレジス
ト膜（１４）上に突出した、絶縁膜（１３）の凸部を表
面がほぼ平坦となるまで、つまり約０．２μだけエッチ
ングする。エッチング方法は、ＣＨＦ3ガスを主体とし
た通常のＳｉＯ2のドライエッチング条件を適用しても
よいし、または希釈したフッ酸を用いたウエットエッチ
ングの条件を適用してもよい。ウエットエッチングを適
用することにより、ドライエッチングによるダメージの
問題を除去できる。ただし、エッチング量の制御性の点
では、ドライ・エッチング条件の方が優れている。
部上に残したレジスト膜（１４）をマスクとしてレジス
ト膜（１４）上に突出した、絶縁膜（１３）の凸部を表
面がほぼ平坦となるまで、つまり約０．２μだけエッチ
ングする。エッチング方法は、ＣＨＦ3ガスを主体とし
た通常のＳｉＯ2のドライエッチング条件を適用しても
よいし、または希釈したフッ酸を用いたウエットエッチ
ングの条件を適用してもよい。ウエットエッチングを適
用することにより、ドライエッチングによるダメージの
問題を除去できる。ただし、エッチング量の制御性の点
では、ドライ・エッチング条件の方が優れている。
【００１３】ここに、レジストエッチバック法のエッチ
ングレートが３５０Å〜４００Å／分であるのに対し、
通常のＳｉＯ2のドライ・エッチングのエッチングレー
トは５００Å／分 〜６００Å／分であり、ウエット・
エッチングのエッチングレートは８００Å／分〜９００
Å／分である。したがって、本発明によればエッチング
処理時間を短縮できる。また、レジストエッチバック法
の如くレジスト膜（１４）をエッチングしないのでパー
ティクルの発生が非常に少ない。さらに、エッチングさ
れる絶縁膜（１３）の面積はエッチングの進度に依らず
ほぼ一定であるから、ローディング効果が生じるおそれ
もない。
ングレートが３５０Å〜４００Å／分であるのに対し、
通常のＳｉＯ2のドライ・エッチングのエッチングレー
トは５００Å／分 〜６００Å／分であり、ウエット・
エッチングのエッチングレートは８００Å／分〜９００
Å／分である。したがって、本発明によればエッチング
処理時間を短縮できる。また、レジストエッチバック法
の如くレジスト膜（１４）をエッチングしないのでパー
ティクルの発生が非常に少ない。さらに、エッチングさ
れる絶縁膜（１３）の面積はエッチングの進度に依らず
ほぼ一定であるから、ローディング効果が生じるおそれ
もない。
【００１４】図４参照：絶縁膜（１３）の凹部上に残し
たレジスト膜（１４）を除去する。上記工程を経たこと
により、絶縁膜（１３）の段差は平坦化前の０．４μか
ら半分の０．２μに減少することになる。また、上記工
程を一回以上繰り返すことにより、さらに絶縁膜（１
３）を平坦化できる。これは、絶縁膜（１３）の段差が
大きい場合に特に有効である。
たレジスト膜（１４）を除去する。上記工程を経たこと
により、絶縁膜（１３）の段差は平坦化前の０．４μか
ら半分の０．２μに減少することになる。また、上記工
程を一回以上繰り返すことにより、さらに絶縁膜（１
３）を平坦化できる。これは、絶縁膜（１３）の段差が
大きい場合に特に有効である。
【００１５】図５参照：凸部のエッチングされた絶縁膜
（１３）の膜厚を補うために、減圧ＣＶＤ法によってＳ
ｉＯ2膜等の追加絶縁膜（１５）をデポジションする。
この後は、追加絶縁膜（１５）上にアルミニウム配線等
の上層配線を形成する。
（１３）の膜厚を補うために、減圧ＣＶＤ法によってＳ
ｉＯ2膜等の追加絶縁膜（１５）をデポジションする。
この後は、追加絶縁膜（１５）上にアルミニウム配線等
の上層配線を形成する。
【００１６】
【発明の効果】以上説明した如く、本発明によれば、凹
凸のある絶縁膜（１３）の凹部に部分的にレジスト膜
（１４）を残存させ、これをマスクとして絶縁膜（１
３）の凸部をエッチングすることにより、凹凸のある絶
縁膜（１３）の平坦化を行っている点が特徴である。
これにより、レジストエッチバック法の有する問題点を
解決した絶縁膜の平坦化方法を提供することができる。
凸のある絶縁膜（１３）の凹部に部分的にレジスト膜
（１４）を残存させ、これをマスクとして絶縁膜（１
３）の凸部をエッチングすることにより、凹凸のある絶
縁膜（１３）の平坦化を行っている点が特徴である。
これにより、レジストエッチバック法の有する問題点を
解決した絶縁膜の平坦化方法を提供することができる。
【００１７】すなわち、本発明によれば以下の効果を奏
するものである。 エッチバック法と異なり、実質的にレジストを削ると
いうことがないので、エッチング時のパーティクルの発
生を防止できる。 エッチングされる絶縁膜の面積がほぼ一定なので、ロ
ーディング効果が生じない。 エッチングの処理時間を短縮できるので、生産性を向
上できる。
するものである。 エッチバック法と異なり、実質的にレジストを削ると
いうことがないので、エッチング時のパーティクルの発
生を防止できる。 エッチングされる絶縁膜の面積がほぼ一定なので、ロ
ーディング効果が生じない。 エッチングの処理時間を短縮できるので、生産性を向
上できる。
【図１】本発明の実施例に係る絶縁膜の平坦化方法を示
す第１の断面図である。
す第１の断面図である。
【図２】本発明の実施例に係る絶縁膜の平坦化方法を示
す第２の断面図である。
す第２の断面図である。
【図３】本発明の実施例に係る絶縁膜の平坦化方法を示
す第３の断面図である。
す第３の断面図である。
【図４】本発明の実施例に係る絶縁膜の平坦化方法を示
す第４の断面図である。
す第４の断面図である。
【図５】本発明の実施例に係る絶縁膜の平坦化方法を示
す第５の断面図である。
す第５の断面図である。
【図６】ポジ型レジストの膜減り量の露光量依存性を示
す図面である。
す図面である。
【図７】従来例に係る絶縁膜の平坦化方法を示す第１の
断面図である。
断面図である。
【図８】従来例に係る絶縁膜の平坦化方法を示す第２の
断面図である。
断面図である。
【図９】従来例に係る絶縁膜の平坦化方法を示す第３の
断面図である。
断面図である。
Claims (2)
- 【請求項１】 凹凸のある絶縁膜の平坦化方法におい
て、 （ａ）前記絶縁膜上の全面にポジ型のレジスト膜を形成
する工程と、 （ｂ）前記レジスト膜を弱く全面露光する工程と、 （ｃ）前記レジスト膜を現像し、前記絶縁膜の凹部にレ
ジスト膜を残す工程と、 （ｄ）前記凹部に残したレジスト膜をマスクとして前記
絶縁膜の凸部をエッチングする工程と、 （ｅ）前記凹部に残したレジスト膜を除去する工程とを
具備することを特徴とする凹凸のある絶縁膜の平坦化方
法。 - 【請求項２】 凹凸のある絶縁膜の平坦化方法におい
て、 （ａ）前記絶縁膜上の全面にレジスト膜を形成する工程
と、 （ｂ）前記レジスト膜を弱く全面露光する工程と、 （ｃ）前記レジスト膜を現像し前記絶縁膜の凹部にレジ
スト膜を残す工程と、 （ｄ）前記凹部に残したレジスト膜をマスクとして前記
絶縁膜の凸部をエッチングする工程と、 （ｅ）前記凹部に残したレジスト膜を除去する工程とを
具備し、 前記（ａ）〜（ｅ）の工程を１回以上繰り返して行うこ
とを特徴とする凹凸のある絶縁膜の平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225877A JPH0677182A (ja) | 1992-08-25 | 1992-08-25 | 凹凸のある絶縁膜の平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225877A JPH0677182A (ja) | 1992-08-25 | 1992-08-25 | 凹凸のある絶縁膜の平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677182A true JPH0677182A (ja) | 1994-03-18 |
Family
ID=16836266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4225877A Pending JPH0677182A (ja) | 1992-08-25 | 1992-08-25 | 凹凸のある絶縁膜の平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677182A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643039B2 (en) | 2002-09-06 | 2010-01-05 | Koninklijke Philips Electronics N.V. | Method and apparatus for converting a color image |
| JP2012160487A (ja) * | 2011-01-28 | 2012-08-23 | Research Institute Of Nanophotonics | 基板の表面平坦化方法 |
| JP2013125136A (ja) * | 2011-12-14 | 2013-06-24 | Sony Corp | 駆動基板、表示装置、平坦化方法および駆動基板の製造方法 |
-
1992
- 1992-08-25 JP JP4225877A patent/JPH0677182A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643039B2 (en) | 2002-09-06 | 2010-01-05 | Koninklijke Philips Electronics N.V. | Method and apparatus for converting a color image |
| JP2012160487A (ja) * | 2011-01-28 | 2012-08-23 | Research Institute Of Nanophotonics | 基板の表面平坦化方法 |
| JP2013125136A (ja) * | 2011-12-14 | 2013-06-24 | Sony Corp | 駆動基板、表示装置、平坦化方法および駆動基板の製造方法 |
| US8759849B2 (en) | 2011-12-14 | 2014-06-24 | Sony Corporation | Driving substrate and display device |
| US9054049B2 (en) | 2011-12-14 | 2015-06-09 | Sony Corporation | Driving substrate and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611615B2 (ja) | 半導体装置の製造方法 | |
| US4824521A (en) | Planarization of metal pillars on uneven substrates | |
| JP2000260870A (ja) | ドライエッチングを用いた半導体装置の製造方法 | |
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| JP3152788B2 (ja) | 半導体装置の製造方法 | |
| JPS59139643A (ja) | 半導体装置およびその製造方法 | |
| JP3302142B2 (ja) | 半導体装置の製造方法 | |
| US6319817B1 (en) | Method of forming viahole | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| JP3308714B2 (ja) | 半導体装置の製造方法 | |
| JP3097630B2 (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| KR100523647B1 (ko) | 포토레지스트 접착 개선 방법 | |
| TW389984B (en) | Inter-metal dielectric process made by O3-TEOS | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPH05102144A (ja) | 半導体装置の製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JP3450150B2 (ja) | 半導体装置の製造方法 | |
| JPH1187321A (ja) | 半導体装置の製造方法 | |
| JPH0594975A (ja) | 半導体装置の製造方法 | |
| JPH0478141A (ja) | 半導体装置の製造方法 | |
| JPH01230254A (ja) | 平坦化方法 |