JPH0478275A - 固体撮像素子の欠陥補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ　産業上の利用分野 本発明は、固体撮像素子の出力信号について、欠陥のあ
る画素からの信号を欠陥のない画素からの信号に置き換
えることにより、欠陥補正処理を施すようにした固体撮
像素子の欠陥補正回路に関する。

Ｂ　従来の技術 一般に、半導体により形成した電荷結合素子（ＣＣＤ：
Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）等から
成る固体撮像素子では、半導体の局部的な結晶欠陥等に
より光が入射していない状態で特異なレベルの信号を出
力する欠陥画素を生し、この欠陥画素からの撮像出力に
起因するｉ！ｉｉｆ劣化があることが知られている。上
記固体撮像素子における欠陥画素としては、例えば、そ
の撮像出力によるモニタ画面上の画像に黒点として現れ
る黒傷欠陥画素や白点として現れる白傷欠陥画素が知ら
れている。

従来、上述の如き固体撮像素子に含まれる欠陥画素によ
る撮像出力に起因する画質劣化を該撮像出力に対する信
号処理により回避するには、例えば、固体撮像素子の画
素毎に欠陥の有無を示す情報をメモリに記憶しておき、
このメモリの情報に基づいて、上記固体撮像素子からの
撮像出力をサンプルホールドするためのサンプリングパ
ルス発生手段を制御して、例えば第８図に示すように、
欠陥画素Ｓ□の存在する水平ラインＩ１．において、上
記欠陥画素ＳＩＲからの出力タイミングのサンプリング
パルスＳＨを発生しないようにすることにより、上記欠
陥画素Ｓ、、ｌからの描像出力を該欠陥画素ＳＩＲの隣
の正常な画素Ｓ□から得られる撮像出力で置き換える所
謂０次ホールド補間による欠陥補正処理を行うようにし
ていた。なお、このように固体撮像素子の画素毎に欠陥
の有無を示す情報を記憶するのでは、上記固体撮像素子
の総画素数に相当する膨大な記憶容量を有するメモリを
用いなければならないので、本願出願人は、画素毎に欠
陥の有無を記憶する代わりに、固体撮像素子に含まれる
欠陥画素の位置を示すデータとして、欠陥画素間の距離
を符号化してメモリに記憶することにより、記憶容量を
削減するようにしたものを先に提案している（特公昭６
０−３４８７２号公報参照）。

Ｃ発明が解決しようとする課題 ところで、従来のＯ次ホールド補間による欠陥補正処理
では、欠陥画素の撮像出力をその水平ライン上の左側の
画素の撮像出力で置き換えるので、水平方向の画素数が
不足し、その部分の水平解像度が低下することになり、
欠陥画素を含む固体撮像素子により水平方向に周波数の
高い縞状のパターンを撮像した撮像出力に対して欠陥補
正処理を施した場合に、上記欠陥補正処理を施した場所
が目立ってしまうという問題点があった。

そこで、本発明は、上述の如き従来の問題点に鑑み、固
体撮像素子の複数の画素のうち欠陥のある画素からの出
力信号を欠陥のない画素からの出力信号に置き換える欠
陥補正処理を行うにあたり、水平解像度を低下させるこ
となく、欠陥補正処理を施した場所が目立つことのない
欠陥補正処理を行うことができるようにすることを目的
とするものである。

Ｄ　　ｌｌｌ！を解決するための手段 本発明に係る固体撮像素子の欠陥補正回路は、上記課題
を解決して上記目的を達成するために、固体撮像素子の
複数の画素のうち欠陥のある画素の位置を示す位置デー
タを記憶する記憶手段と、該記憶手段から読み出される
位置データに基づいて、上記固体撮像素子の複数の画素
のうち欠陥のない各画素の出力タイミング毎に第１のサ
ンプリングパルスを出力するとともに、上記固体撮像素
子の各画素のうち欠陥のある各画素の出力タイミング毎
に第２のサンプリングパルスを出力するサンプリングパ
ルス発生手段と、■水平走査期間に相当する遅延量を有
する遅延手段と、上記固体撮像素子の出力信号を上記第
１のサンプリングパルスによりサンプルホールドすると
ともに上記遅延手段の出力信号を上記第２のサンプリン
グパルスによりサンプルホールドして上記遅延手段に供
給するサンプルホールド手段とを備え、上記サンプルホ
ールド手段に供給される上記固体撮像素子の出力信号に
ついて、欠陥のある画素の信号を１水平走査期間前の欠
陥のない画素の信号に置き換える欠陥補正処理を施した
信号を出力することを特徴とするものである。

Ｅ　作用 本発明に係る固体撮像素子の欠陥補正回路では、記憶手
段から読み出される位置データに基づいて、サンプリン
グパルス発生手段が、固体撮像素子の複数の画素のうち
欠陥のない各画素の出力タイミング毎に第１のサンプリ
ングパルスを出力するとともに、上記固体撮像素子の各
画素のうち欠陥のある各画素の出力タイミング毎に第２
のサンプリングパルスを出力する。そして、サンプルホ
ールド手段は、上記固体撮像素子の出力信号を上記第１
のサンプリングパルスによりサンプルホールドして遅延
手段に供給するとともに、この遅延手段の出力信号を上
記第２のサンプリングパルスによりサンプルホールドし
て上記遅延手段に供給する。

上記遅延手段は、上記サンプルホールド手段から供給さ
れる出力信号に１水平走査期間に相当する遅延量を与え
る。

このようにして、本発明に係る固体撮像素子の欠陥補正
回路は、上記固体撮像素子の出力信号について、上記サ
ンプルホールド手段により欠陥のある画素の信号を１水
平走査期間前の欠陥のない画素の信号に置き換える欠陥
補正処理を施した信号を形成して出力する。

Ｆ　実施例 以下、本発明に係る固体撮像素子の欠陥補正回路の一実
施例について、図面に従い詳細に説明する。

本発明に係る固体撮像素子の欠陥補正回路は、例えば第
１図に示すように構成される。

この第１図に示す欠陥補正回路は、撮像部にＣＣＤイメ
ージセンサ（１）を用いたＣＣＤビデオカメラ装置に本
発明を適用したものである。

上記ＣＣＤイメージセンサ（１）は、同期信号発生器（
２）により与えられる同期信号に基づいてタイミング信
号発生器（３）が発生するタイミング信号に応じて作動
するＣＣＤ駆動回路（４）により駆動され、各画素の撮
像電荷が水平転送レジスタを介して１水平ライン分ずつ
順次読み出される。この上記ＣＣＤイメージセンサ（１
）の各画素から順次読み出される出力信号は、サンプル
ホールド回路（５）を介して出力端子（６）から出力さ
れる。

上記タイミング信号発生器（３）は、上記ＣＣＤ駆動回
路（４）を作動させるための上記タイミング信号を発生
するばかりでなく、リードオンリーメモリ（７）から読
み出される位置データに基づいて、上記サンプルホール
ド回路（５）を作動させるための第１及び第２のサンプ
リングパルス５Ｈ１ＳＨｔ　ヲ形成して出力するように
なっている。

ここで、上記リードオンリーメモリ（７）には、上記Ｃ
ＣＤイメージセンサ（１）の画素のうち欠陥のある画素
３１１１の位置を示す位置データが予め書き込まれてい
る。そして、上記タイミング信号発生器（３）は、例え
ば第２図に示すように上記ＣＣＤイメージセンサ（１）
のある水平ラインＬ７に欠陥画素Ｓ□が存在していると
すると、上記リードオンリーメモリ（７）から読み出さ
れる上記欠陥画素Ｓ□の位置を示す位置データに基づい
て、第３図に示すように、上記ＣＣＤイメージセンサ（
１）の複数の画素のうち欠陥のない各画素Ｓ□の出力タ
イミング毎に第１のサンプリングパルスＳＨＩを出力す
るとともに、上記ＣＣＤイメージセンサ（１）の各画素
のうち欠陥のある各画素Ｓ□の出力タイミング毎に第２
のサンプリングパルスＳＦＩ。

を出力する。

また、上記サンプルホールド回路（５）は、そのサンプ
ルホールド出力を上記出力端子（６）から出力するとと
もに遅延回路（８）に供給するようになっている。この
遅延回路（８）は、１水平走査期間に等しい遅延量を有
しており、上記サンプルホールド回路（５）の出力信号
に１水平走査期間に等しい遅延量を与え、その出力信号
を当該サンプルホールド回路（５）に供給する。

そして、上記サンプルホールド回路（５）は、上記ＣＣ
Ｄイメージセンサ（１）の出力信号を上記第１のサンプ
リングパルスＳＨ＋でサンプリングしてホールドコンデ
ンサ（Ｃ）にホールドするとともに、上記遅延回路（８
）の出力信号を上記第１のサンプリングパルスＳＨｚで
サンプリングして上記ホールドコンデンサ（Ｃ）にホー
ルドする。すなわち、このサンプルホールド回路（５）
は、上記ＣＣＤイメージセンサ（１）の出力信号を上記
第１のサンプリングパルスＳＲ，でサンプリングするこ
とにより、上記ＣＣＤイメージセンサ（１）の画素のう
ち欠陥のない正常な画素Ｓ□からの撮像電荷による出力
信号をサンプリングしてホールドコンデンサ（Ｃ）にホ
ールドする。また、このサンプルホールド回路（５）の
出力信号すなわち上記ＣＣＤイメージセンサ（１）の画
素のうち欠陥Ｓ、Ｉｌｌのない正常な画素からの撮像電
荷による出力信号に１水平走査期間に等しい遅延量を与
えた上記遅延回路（８）の出力信号を上記第２のサンプ
リングパルスＳＨ２でサンプリングすることにより、上
記ＣＣＤイメージセンサ（１）の画素のうちの欠陥画素
Ｓ、ｌｌからの撮像電荷による出力信号の代わりに、第
２図に示しであるように、上記欠陥画素Ｓ、の１ライン
前の水平ラインＬ、、−１上の正常な画素Ｓ、の描像電
荷による１水平走査期間前の出力信号をサンプリングし
て上記ホールドコンデンサ（Ｃ）にホールドする。

このような構成の欠陥補正回路では、上記リードオンリ
ーメモリ（７）から読み出される位置データに基づいて
、上記タイミング信号発生回路（３）が、上記ＣＣＤイ
メージセンサ（１）の複数の画素のうち欠陥のない各画
素Ｓ□の出力タイミング毎に第１のサンプリングパルス
ＳＨ，を出力するとともに、上記ＣＣＤイメージセンサ
（１）の各画素のうち欠陥画素Ｓ０の出力タイミング毎
に第２のサンプリングパルスＳＨ２を出力するので、上
記サンプルホールド回路（５）は、上記ＣＣＤイメージ
センサ（１）　の複数の画素のうち欠陥のない各画素５
ＮＩｌの撮像電荷による出力信号のみを上記第１のサン
プリングパルスＳＨ，によりサンプルホールドし、上記
遅延回路（８）の出力信号を上記ＣＣＤイメージセンサ
（１）　の欠陥画素Ｓ□の出力タイミング毎に第２のサ
ンプリングパルスＳＨ，によりサンプルホールドするこ
とができる。そして、上記遅延回路（８）が上記サンプ
ルホールド回路（５）から供給される出力信号に１水平
走査期間に相当する遅延量を与え、その出力信号を当該
サンプルホールド回路（５）に供給しているので、上記
サンプルボールド（５）では、上記ＣＣＤイメージセン
サ（１）の欠陥画素ＳＩＲの撮像電荷による出力信号を
１水平走査期間前の欠陥のない画素５ＮＩＩの撮像電荷
による出力信号で置き換えることができる。

このように、本発明に係る欠陥補正回路では、上記ＣＣ
Ｄイメージセンサ（１）の出力信号について、上記サン
プルホールド回路（５）により、欠陥画素Ｓ１ｍの撮像
電荷によるの出力信号を１水平走査期間前の欠陥のない
画素５ＮＩＩの撮像電荷による出力信号で置き換えるの
で、水平解像度を低下させることなく、欠陥補正処理を
施した場所が目立つことのない欠陥補正処理を行うこと
ができる。

ここで、上記サンプルホールド回路（５）及び上記遅延
回路（８）は、例えば第４図に示すような構成とするこ
とができる。

すなわち、上記サンプルホールド回路（５）は、第４図
に示すように、上述のＣＣＤイメージセンサ（１）の出
力信号が供給される第１の入力端子（５＾）と上記遅延
回路（８）の出力信号が供給される第２の入力端子（５
Ｂ）とが設けられている。

このサンプルホールド回路（５）の第１の入力端子（５
Ａ）は、コンデンサ（Ｃ６）とリセットスイッチ（ＳＷ
・）との直列回路を介して接地されており、上記コンデ
ンサ（Ｃ０）とリセットスイッチ（Ｓ−０）との接続点
がバッファ回路（Ｂ＋）の入力端に接続されている。こ
のバッファ回路（Ｂ１）は、その出力端が第１のサンプ
リングスイッチ（ＳＷ、）　　とホールドコンデンサ（
ＣＨＤ）との直列回路を介して接地されている。また、
このサンプルホールド回路（５）の第２の入力端子（５
Ｂ）は、バッファ回路（Ｂ２）と第２のサンプリングス
イッチ（Ｓ６）と上記ホールドコンデンサ（ＣＭＤ）と
の直列回路を介して接地されている。さらに、上記第１
及び第２のサンプリングスイッチ（ＳＷ＋）、（ＳＷｚ
）と上記ホールドコンデンサ（Ｃ１）との接続点がバッ
ファ回路（Ｂ３）を介して出力端子（５Ｃ）に接続され
ている。

上記第１のサンプリングスイッチ（ＳＷ、）は、上述の
タイミング信号発生器（３）から供給される第１のサン
プリングパルスＳｔ（、によりスイッチング制御される
。この第１のサンプリングスイッチ（ＳＷ　ｒ　）は、
上記第１の入力端子（５＾）から上記バッファ回路（Ｂ
１）を介して供給される信号すなわち上記ＣＣＤイメー
ジセンサ（１）の出力信号を上記第１のサンプリングパ
ルス５）ＩＩでサンプリングして、そのサンプリング出
力の信号レベルを上記ホールトコンデンサ（ＣＨＤ）で
ホールドさせる。

また、上記第２のサンプリングスイッチ（ＳＷ２）は、
上記タイミング信号発生器（３）から供給される第２の
サンプリングパルスＳＨ２によりスイッチング制御され
る。この第２のサンプリングスイッチ（Ｓｉ）は、上記
第２の入力端子（５Ｂ）から上記バッファ回路（ＳＺ）
を介して供給される信号すなわち上記遅延回路（８）の
出力信号を上記第２のサンプリングパルスＳＨ２でサン
プリングして、そのサンプリング出力の信号レベルを上
記ホールドコンデンサ（Ｃ）Ｉｌｌ＞でホールドさせる
。

なお、上記リセットスイッチ（Ｓ−０）は、上記タイミ
ング信号発生器（３）から上記ＣＣＤイメージセンサ（
１）の各画素の出力信号の出力タイミングに同期したリ
セットパルスφ、が供給されることにより、上記ホール
ドコンデンサ（Ｃ１ＩＤ）のホールドレベルを１画素毎
にリセットする。

また、上記遅延回路（８）は、第４図に示すように、入
力端子（８Ａ）と出力端子（８Ｂ）との間に縦続接続さ
れた３段のサンプルホールド回路（Ｓ／Ｈ，）（ｓｌｏ
、）　、　（Ｓ／ｌｈ）により構成される。入力段のサ
ンプルホールド回路（Ｓ／）ｌ　Ｉ　）は、上記入力端
子（８Ａ）と接地との間に直列接続されたバッファ回路
（Ｂ、）とサンプリングスイッチ（ＳＷ：ｌ）とホール
ドコンデンサ（Ｃｕｔ）　との直列回路により構成され
る。また、中間段のサンプルホールド回路（Ｓ／Ｈ２）
は、上記サンプリングスイッチ（Ｓｉ）とホールドコン
デンサ（Ｃ□）との接続点すなわち上記人力段のサンプ
ルホールド回路（Ｓ／ＨＩ　）の出力端と接地との間に
直列接続されたバッファ回路（Ｈ４）とサンプリングス
イッチ（ＳＷ４）とホールドコンデンサ（ＣＷｔ）　と
の直列回路により構成される。さらに、出力段のサンプ
ルホールド回路（Ｓ／Ｈ３）は、上記サンプリングスイ
ッチ（Ｓｉｆ４）とホールドコンデンサ（ＣＭ、）との
接続点すなわち上記中間段のサンプルホールド回路（Ｓ
／Ｈ２）の出力端と接地との間に直列接続されたバッフ
ァ回路（Ｂ、）とサンプリングスイッチ（ＳＷｓ）とホ
ールドコンデンサ（Ｃｓｚ）との直列回路により構成さ
れる。そして、この出力段のサンプルホールド回路（Ｓ
／）１３）は、その出力端すなわち上記サンプリングス
イッチ（ＳＷ５）　とホールドコンデンサ（ＣＨ３）と
の接続点が上記出力端子（８Ｂ）に接続されている。

この遅延回路（８）の各サンプリングスイッチ（Ｓｋｉ
）　、　（ＳＷａ）　、　（ＳＷｓ）は、上述の第３図
に示した上記ＣＣＤイメージセンサ（１）のある水平ラ
インＬ、の欠陥画素ＳＩＮよりも１水平走査期間前に位
置している欠陥のない画素Ｓ。による撮像電荷の出力タ
イミング毎の第３のサンプリングパルス（ＳＷ３）と、
この第３のサンプリングパルス（ＳＷ３）よりも例えば
ｌＷｉ素ピッチに相当する１クロツク後れた第４のサン
プリングパルス（ＳＨ４）　と、上記欠陥画素Ｓ１ｍに
よる撮像電荷の出力タイミング毎の上述の第２のサンプ
リングパルス（ＳＨｚ）よりも数クロック早い第５のサ
ンプリングパルス（Ｓｔ（Ｓ）が上述のリードオンリー
メモリ（７）から読み出される位置データに基づいて上
記タイミング信号発生器（３）により形成され、これら
のサンプリングパルス（ＳＨｓ）　、　（ＳＨ４）　、
　（Ｓ）Ｉｓ）によってスイッチング制御される。

すなわち、この遅延回路（８）において、上記入力段の
サンプルホールド回路（Ｓ／ｌは、第５図に示すように
、上記タイミング信号発生器（３）から供給される第３
のサンプリングパルス（ＳＨｎ）により上記サンプリン
グスイッチ（Ｓｉ）がスイッチング制御されることによ
り、上記ＣＣＤイメージセンサ（１）のある水平ライン
Ｌ７の欠陥画素Ｓ＠＋＋よりも１水平走査期間前に位置
している水平ラインＬ　Ｒ−１の欠陥のない画素Ｓ□に
よる描像電荷による信号をサンプリングして上記ホール
ドコンデンサ（Ｃ□）にホールドする。また、上記中間
段のサンプルホールド回路（ｓ／ｌは、第５図に示すよ
うに、上記タイミング信号発生器（３）から供給される
第４のサンプリングパルス（ＳＨ４）により上記サンプ
リングスイッチ（ＳＬ）がスイッチング制御されること
により、上記入力段のサンプルホールド回路（Ｓ／ｌｈ
）のサンプルホールド出力をさらにサンプリングして略
１水平走査期間に亘って上記ホールドコンデンサ（Ｃｓ
ｚ）にホールドする。そして、上記出力段のサンプルホ
ールド回路（Ｓ／１（３）は、第６図に示すように、上
記タイミング信号発生器（３）から供給される第４のサ
ンプリングパルス（Ｓ）Ｉｓ）により上記サンプリング
スイッチ（ＳＷｓ）がスイッチング制御されることによ
り、上記中間段のサンプルホールド回路（Ｓ／Ｈ２）の
サンプルホールド出力をさらにサンプルホールドする。

ここで、上記遅延回路（８）は、サンプルホールド回路
を多段縦続接続した構成もの以外に、ガラス遅延線やＣ
ＣＤ遅延素子等によるＩＨ遅延回路を用いることができ
る。

また、この欠陥補正回路では、欠陥補正処理済の出力信
号を上記サンプルホールド（５）から出力するようにし
たが、上記遅延回路（８）による出力を欠陥補正処理済
の出力信号としても良く、例えば第７図に示すように、
上記遅延回路（８）を映像信号処理系における輪郭補償
処理等に使用されるＩＨ遅延回路を兼用することができ
る。

すなわち、第７図に示す欠陥補正回路において、サンプ
ルホールド回路（５）の出力端子（５Ｃ）に得られる出
力信号は、映像信号処理系（１０）における輪郭補償処
理等に使用されるＩＨ遅延回路（１８）を介して出力端
子（２０）から出力される。上記サンプルホールド回路
（５）は、その第１の入力端子（５Ａ）に上ｉｔのＣＣ
Ｄイメージセンサ（１）の出力信号が供給され、また、
その第２の入力端子（５Ｂ）に上記ＩＨ遅延回路（１８
）からＩＨ遅廷された出力信号がレベル制御回路（２１
）を介して供給される。

上記ＩＨ遅延回路（１８）は、上記映像信号処理系（１
０）における遅延量Ｔ、と上記レベル制御回路（２１）
における遅延量Ｔ２との和の遅延量ＤＬ、　　（Ｄ＋、
、　＝ＴＩ＋Ｔ、）を１水平走査期間ＩＨに相当する遅
延量から差し引いた遅延量Ｄ　Ｌ　＋　（ＤＬ＋　＝Ｉ
ＨＤＬＲ）の位置にタップ出力端が設けられてでおり、
このタップ出力端からの出力信号を上記レベル制御回路
（２１）を介して上記サンプルホールド（５）の第２の
入力端子（５Ｂ）に供給するようになっている。

また、上記レベル制御回路（２１）は、可変減衰器（２
２）と利得制御増幅器（２３）とから構成される。上記
可変減衰器（２２）は、本線の信号が＋６ｄＢや＋９ｄ
Ｂにゲインアンプされた場合に、そのゲインに応じて上
記サンプルホールド（５）の第２の入力端子（５Ｂ）に
供給する信号の信号レベルを一６ｄＢや一９ｄＢに減衰
させる。また、上記利得制御増幅器（２３）は、本線の
信号がホワイトバランスのためにゲイン制御された場合
に、本線の信号と逆の極性でゲイン制御した信号を上記
サンプルホールド（５）の第２の入力端子（５Ｂ）に供
給する。

Ｇ　発明の効果 上述のように、本発明に係る固体撮像素子の欠陥補正回
路では、サンプリングパルス発生手段が、記憶手段から
読み出される位置データに基づいて、固体撮像素子の複
数の画素のうち欠陥のない各画素の出力タイミング毎に
第１のサンプリングパルスを出力するとともに、上記固
体撮像素子の各画素のうち欠陥のある各画素の出力タイ
ミング毎に第２のサンプリングパルスを出力するので、
サンプルホールド手段は、上記固体撮像素子の複数の画
素のうち欠陥のない各画素の撮像電荷による出力信号の
みを上記第１のサンプリングパルスによりサンプルホー
ルドし、遅延手段の出力信号を上記固体撮像素子の各画
素のうち欠陥のある各画素の出力タイミング毎に第２の
サンプリングパルスによりサンプルホールドすることが
できる。

そして、上記遅延手段が上記サンプルホールド手段から
供給される出力信号に１水平走査期間に相当する遅延量
を与え、その出力信号を当該サンプルホールド手段に供
給しているので、上記サンプルホールド手段では、上記
固体撮像素子の各画素のうち欠陥のある各画素の撮像電
荷による出力信号を１水平期間前の欠陥のない画素の撮
像電荷による出力信号で置き換えることができる。

すなわち、本発明に係る固体撮像素子の欠陥補正回路で
は、上記サンプルホールド手段に供給される上記固体撮
像素子の出力信号について、欠陥のある画素の信号を１
水平走査期間前の欠陥のない画素の信号で置き換えるの
で、水平解像度を低下させることなく、欠陥補正処理を
施した場所が目立つことのない欠陥補正処理を行うこと
ができるようにすることができる。

第８図は、従来の一般的な欠陥補正処理の動作を説明す
るためのタイムチャートである。

【図面の簡単な説明】

第１図は、本発明に係る固体撮像素子の欠陥補正回路の
構成を示すブロック図である。 第２図は、欠陥画素を含む固体撮像素子からの出力信号
を示す図である。 第３図は、上記第１図に示した欠陥補正回路の動作を説
明するためのタイムチャートである。 第４図は、上記第１図に示した欠陥補正回路を構成して
いるサンプルホールド回路及び遅延回路の具体的な構成
例を示す回路図である。 第５図及び第６図は、上記第４図に示した上記サンプル
ホールド回路及び遅延回路の具体的な構成例の動作を説
明するためのタイムチャートである。 第７図は、映像信号処理系のＩＨ遅延回路を利用して構
成した本発明に係る固体撮像素子の欠陥補正回路の構成
を示すブロック図である。 （１）・・・・・・・・・・ （２）　　・・・・・・・・・・・ （３）・・・・・・・・・・・ （４）　　・・・・・・・・・・・ （５）・・・・・・・・・・・ （６）　、　（２０）　　・・・・・・（７）・・・・
・・・・・・・ （８）　、　（１８）　　・・・・・・固体イメージセ
ンサ 同期信号発生器 タイミング信号発生器 ＣＣＤ駆動回路 サンプルホールド回路 出力端子 リードオンリーメモリ 遅延回路

Claims (1)

1. 【特許請求の範囲】 固体撮像素子の複数の画素のうち欠陥のある画素の位置
   を示す位置データを記憶する記憶手段と、該記憶手段か
   ら読み出される位置データに基づいて、上記固体撮像素
   子の複数の画素のうち欠陥のない各画素の出力タイミン
   グ毎に第１のサンプリングパルスを出力するとともに、
   上記固体撮像素子の各画素のうち欠陥のある各画素の出
   力タイミング毎に第２のサンプリングパルスを出力する
   サンプリングパルス発生手段と、 １水平走査期間に相当する遅延量を有する遅延手段と、 上記固体撮像素子の出力信号を上記第１のサンプリング
   パルスによりサンプルホールドするとともに上記遅延手
   段の出力信号を上記第２のサンプリングパルスによりサ
   ンプルホールドして上記遅延手段に供給するサンプルホ
   ールド手段とを備え、上記サンプルホールド手段に供給
   される上記固体撮像素子の出力信号について、欠陥のあ
   る画素の信号を１水平走査期間前の欠陥のない画素の信
   号で置き換える欠陥補正処理を施した信号を出力するこ
   とを特徴とする固体撮像素子の欠陥補正回路。