JPH047849A - 半導体素子実装構造 - Google Patents
半導体素子実装構造Info
- Publication number
- JPH047849A JPH047849A JP2107594A JP10759490A JPH047849A JP H047849 A JPH047849 A JP H047849A JP 2107594 A JP2107594 A JP 2107594A JP 10759490 A JP10759490 A JP 10759490A JP H047849 A JPH047849 A JP H047849A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- wiring board
- semiconductor element
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子実装構造に関する。
従来の半導体素子実装構造を佐藤他３名、ＩＣ・ＬＳＩ
の微細はんだ接続技術、日本金属学会会報Ｖｏｊ２．２
３、＆１２．１９８４年、１００４〜１０１３ページに
示されたフリップチップボンディング法を例にして示す
。普通のフリップチップボンディング法では、第２図に
示すように。
の微細はんだ接続技術、日本金属学会会報Ｖｏｊ２．２
３、＆１２．１９８４年、１００４〜１０１３ページに
示されたフリップチップボンディング法を例にして示す
。普通のフリップチップボンディング法では、第２図に
示すように。
Ｓｉチップ等の半導体素子１を配線基板２へ接続用はん
だ３で接続している。この接続はＳｉチップ１の電気的
接続と機械的接続を担っている。この接続用はんだ３の
形状はＳｉチップ１の荷重とはんだの溶解時の表面張力
により、はぼ、球帯形状になる。このため温度変化が生
じるとＳｉチップ１と配線基板２の熱膨張差により接続
用はんだ３に過大なひずみが生じて接続用はんだ３が強
度の弱いＳｉチップ１と配線基板２との界面で破壊する
ことがある。
だ３で接続している。この接続はＳｉチップ１の電気的
接続と機械的接続を担っている。この接続用はんだ３の
形状はＳｉチップ１の荷重とはんだの溶解時の表面張力
により、はぼ、球帯形状になる。このため温度変化が生
じるとＳｉチップ１と配線基板２の熱膨張差により接続
用はんだ３に過大なひずみが生じて接続用はんだ３が強
度の弱いＳｉチップ１と配線基板２との界面で破壊する
ことがある。
上述の文献では、第３図に示されるＳＳＴと呼ばれる方
法によって、制御用はんだ４の表面張力により接続用は
んだ３を引き延ばしながら鼓形状にしている。鼓形状で
高さを高くすれば、Ｓｉチップ１と配線基板２の熱膨張
差により接続用はんだ３のひずみを低減し、また、接続
用はんだ３の破壊場所を接続用はんだ３の強度の弱いＳ
ｉチップ１と配線基板２との界面ではなく接続用はんだ
３の中央部にできるため、破壊を防ぐことができる。し
かし、この方法では、接続用はんだ３を接続できるＳｉ
チップ１上の面積が制御用はんだ４のために制限される
という欠点があった。なお、制御用はんだ４を用いずに
Ｓｉチップ１を機械的に持ち上げて鼓形状の続用はんだ
を形成するという方法も特公昭５７−５１２５３号公報
に記載されているが、この方法ではＳｉチップ１の持ち
上げ量を精密に制御する必要がある。
法によって、制御用はんだ４の表面張力により接続用は
んだ３を引き延ばしながら鼓形状にしている。鼓形状で
高さを高くすれば、Ｓｉチップ１と配線基板２の熱膨張
差により接続用はんだ３のひずみを低減し、また、接続
用はんだ３の破壊場所を接続用はんだ３の強度の弱いＳ
ｉチップ１と配線基板２との界面ではなく接続用はんだ
３の中央部にできるため、破壊を防ぐことができる。し
かし、この方法では、接続用はんだ３を接続できるＳｉ
チップ１上の面積が制御用はんだ４のために制限される
という欠点があった。なお、制御用はんだ４を用いずに
Ｓｉチップ１を機械的に持ち上げて鼓形状の続用はんだ
を形成するという方法も特公昭５７−５１２５３号公報
に記載されているが、この方法ではＳｉチップ１の持ち
上げ量を精密に制御する必要がある。
上記の課題を解決するため接続用はんだの中へ柱状の金
属をいれる半導体素子と配線基板を接続する半導体装構
造を発明した。
属をいれる半導体素子と配線基板を接続する半導体装構
造を発明した。
接続用はんだの中へ柱状の金属をいれる半導体素子と配
線基板の接続方式ではＳｉチップと配線基板の熱膨張差
が接続用はんだだけでなく、金属柱の曲げによっても吸
収されるため、接続用はんだのひずみが緩和される。
線基板の接続方式ではＳｉチップと配線基板の熱膨張差
が接続用はんだだけでなく、金属柱の曲げによっても吸
収されるため、接続用はんだのひずみが緩和される。
また、Ｓｉチップと配線基板をはんだ接続する時に、金
属柱とＳｉチップ、及び、配線基板の相互位置はＳＳＴ
と異なり機械的に決める必要があるが、接続用はんだは
金属柱の端とＳｉチップ、及び、金属柱の別の端と配線
基板の間の二個所を接続するため、Ｓｉチップを持ち上
げる位置精度は金属柱を用いない場合に比べ、垂直方向
にはほぼ二倍の誤差が許され、水平方向には金属柱を傾
けることにより、はぼ、金属柱長さの半分程度の誤差が
許されるため、それほど高精度な位置決めを必要としな
い。
属柱とＳｉチップ、及び、配線基板の相互位置はＳＳＴ
と異なり機械的に決める必要があるが、接続用はんだは
金属柱の端とＳｉチップ、及び、金属柱の別の端と配線
基板の間の二個所を接続するため、Ｓｉチップを持ち上
げる位置精度は金属柱を用いない場合に比べ、垂直方向
にはほぼ二倍の誤差が許され、水平方向には金属柱を傾
けることにより、はぼ、金属柱長さの半分程度の誤差が
許されるため、それほど高精度な位置決めを必要としな
い。
また、ＳＳＴのような制御用はんだを用いないため、Ｓ
ｉチップ上の全面積に接続用はんだを接続できることは
言うまでも無い。
ｉチップ上の全面積に接続用はんだを接続できることは
言うまでも無い。
本発明の一実施例を第１図（ａ）に示す。Ｓｉチップ１
は配線基板２に金属ピン５で接続される。
は配線基板２に金属ピン５で接続される。
これらの王者は接続用はんだ３でろう付けされている。
金属ピン５は表面にはんだ付けした金属ワイヤを一定の
長さに切断して第１図（ｂ）に示すように作成する。
長さに切断して第１図（ｂ）に示すように作成する。
本発明はＳｉチップと配線基板の熱膨張差が接続用はん
だだけでなく、金属柱の曲げによっても吸収されるため
、接続用はんだのひずみが緩和される。また、金属柱を
用いない場合に比べ、Ｓｉチップと配線基板をはんだ接
続する時の、金属柱とＳｉチップ及び配線基板の相互位
置には高精度な位置決めを必要としない。また、ＳＳＴ
のような制御用はんだを用いないため、Ｓｉチップ上の
全面積に接続用はんだを接続することができる。
だだけでなく、金属柱の曲げによっても吸収されるため
、接続用はんだのひずみが緩和される。また、金属柱を
用いない場合に比べ、Ｓｉチップと配線基板をはんだ接
続する時の、金属柱とＳｉチップ及び配線基板の相互位
置には高精度な位置決めを必要としない。また、ＳＳＴ
のような制御用はんだを用いないため、Ｓｉチップ上の
全面積に接続用はんだを接続することができる。
第１図は本発明の一実施例を示す正面図、第２図は従来
の実装構造を示す正面図、第３図は第２図の実装構造の
製法の説明図である。 １・・・Ｓｉチップ、２・・・配線基板、３・・・接続
用はん第１図 乙 （ｂ） ζ −２７゜
の実装構造を示す正面図、第３図は第２図の実装構造の
製法の説明図である。 １・・・Ｓｉチップ、２・・・配線基板、３・・・接続
用はん第１図 乙 （ｂ） ζ −２７゜
Claims (1)
- １．半導体素子と配線基板の接合部を金属柱を内部に持
つろう材で形成したことを特徴とする半導体素子実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107594A JPH047849A (ja) | 1990-04-25 | 1990-04-25 | 半導体素子実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107594A JPH047849A (ja) | 1990-04-25 | 1990-04-25 | 半導体素子実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047849A true JPH047849A (ja) | 1992-01-13 |
Family
ID=14463118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107594A Pending JPH047849A (ja) | 1990-04-25 | 1990-04-25 | 半導体素子実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047849A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316629A (ja) * | 1995-05-16 | 1996-11-29 | Nec Shizuoka Ltd | 半田柱によるマルチ・チップ・モジュール基板の 半田付処理方法 |
| US12279380B2 (en) | 2018-09-14 | 2025-04-15 | Continental Automotive Gmbh | Method for producing a circuit board arrangement |
-
1990
- 1990-04-25 JP JP2107594A patent/JPH047849A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316629A (ja) * | 1995-05-16 | 1996-11-29 | Nec Shizuoka Ltd | 半田柱によるマルチ・チップ・モジュール基板の 半田付処理方法 |
| US12279380B2 (en) | 2018-09-14 | 2025-04-15 | Continental Automotive Gmbh | Method for producing a circuit board arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
| KR100562096B1 (ko) | 자기 센서의 제조 방법과 그 리드 프레임, 자기 센서, 및센서 장치 | |
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| US4877173A (en) | Wire bonding apparatus | |
| US12354937B2 (en) | Semiconductor device and production method thereof | |
| JP2004140195A (ja) | 半導体装置及びその製造方法 | |
| JPH047849A (ja) | 半導体素子実装構造 | |
| US20110074402A1 (en) | Magnetic sensor module | |
| JPH02170548A (ja) | 半導体装置 | |
| US6531782B1 (en) | Method of placing die to minimize die-to-die routing complexity on a substrate | |
| JP2634351B2 (ja) | 半導体装置 | |
| US6266470B1 (en) | Optical switch module having a buffer device for minimizing a post welding shift | |
| CN100447996C (zh) | 物理量传感器及其制造方法 | |
| JP2011149789A (ja) | モーションセンサーの製造方法、およびモーションセンサー | |
| JP3778761B2 (ja) | 半導体レーザ装置 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JPH071773B2 (ja) | 電子部品の接続構造 | |
| KR100507878B1 (ko) | 다중 정렬핀을 갖는 패키지 | |
| JPS5940774Y2 (ja) | マルチチツプ集積回路の気密実装構造 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JPH08195448A (ja) | 半導体パッケージ | |
| JP2638964B2 (ja) | 小型基板の搭載方法 | |
| JPS6324630A (ja) | ワイヤボンデイング装置 | |
| JPH10209213A (ja) | 半導体装置およびその製造方法 | |
| JPH0479260A (ja) | 半導体装置 |