JPS5940774Y2 - マルチチツプ集積回路の気密実装構造 - Google Patents
マルチチツプ集積回路の気密実装構造Info
- Publication number
- JPS5940774Y2 JPS5940774Y2 JP8833179U JP8833179U JPS5940774Y2 JP S5940774 Y2 JPS5940774 Y2 JP S5940774Y2 JP 8833179 U JP8833179 U JP 8833179U JP 8833179 U JP8833179 U JP 8833179U JP S5940774 Y2 JPS5940774 Y2 JP S5940774Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- sealing
- cover
- semiconductor chip
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【考案の詳細な説明】
本考案は集積回路の気密封止構造、特に多数の集積回路
の気密実装構造に関するものである。
の気密実装構造に関するものである。
多数の半導体チップを同一配線基板上に緒戦した集積回
路を、低融点金属、例えば鉛−錫合金はんだを用いたは
んだ封正によって気密封止する場合、封止面積、封止体
積が大きいため、封止過程で内部空間と外部空間との圧
力差の影響を受けやすぐ、例えば冷却過程で内部空間が
外部より低圧になり、凝固前のはんだが内部に押し込ま
れることがある。
路を、低融点金属、例えば鉛−錫合金はんだを用いたは
んだ封正によって気密封止する場合、封止面積、封止体
積が大きいため、封止過程で内部空間と外部空間との圧
力差の影響を受けやすぐ、例えば冷却過程で内部空間が
外部より低圧になり、凝固前のはんだが内部に押し込ま
れることがある。
このため、封止が完全にできなかったり、分離したはん
だが内部に封Pまれ、配線間短絡を起すおそれがある。
だが内部に封Pまれ、配線間短絡を起すおそれがある。
これを防ぐため、特別なチャンバ内で圧力コントロール
を行ないながら封止する方法が用いられるが、作業性が
悪い問題がある。
を行ないながら封止する方法が用いられるが、作業性が
悪い問題がある。
本考案は前述の問題を解決すべく、多数の半導体チップ
の封止過程で、半導体チップを封止するための内部空間
と外部空間との圧力差を殆んどなくすことができ、しか
も的確に実施しうるマルチチップ集積回路の気密実装構
造を提供することを目的としている。
の封止過程で、半導体チップを封止するための内部空間
と外部空間との圧力差を殆んどなくすことができ、しか
も的確に実施しうるマルチチップ集積回路の気密実装構
造を提供することを目的としている。
そして本考案は配線基板と気密封止用のカバーとの少な
くとも一方に、半導体チップを各別に囲みうる複数個の
凹部空間が設けられ、各凹部空間内には半導体チップが
収容されており、前記配線基板と気密封止用のカバーと
は互いに重ね合わされ、これ等配線基板と気密封止用カ
バーとの対向面内の少なくとも外周面は接触しており、
該外周面のみ、はんだで封止されている構造とすること
により、半導体チップを封止するための内部空間と外部
空間との圧力差を殆んどなくすることができ、かつ的確
に実施できるマルチチップ集積回路の気密実装構造を得
たものである。
くとも一方に、半導体チップを各別に囲みうる複数個の
凹部空間が設けられ、各凹部空間内には半導体チップが
収容されており、前記配線基板と気密封止用のカバーと
は互いに重ね合わされ、これ等配線基板と気密封止用カ
バーとの対向面内の少なくとも外周面は接触しており、
該外周面のみ、はんだで封止されている構造とすること
により、半導体チップを封止するための内部空間と外部
空間との圧力差を殆んどなくすることができ、かつ的確
に実施できるマルチチップ集積回路の気密実装構造を得
たものである。
以下本考案を図面に基づいて説明する。
第1図および第2図は本考案の一実施例を示すもので、
マルチチップ集積回路モジュール10はこの実施例では
長さ方向と幅方向に半導体チンブ11をそれぞれ2個ず
つ、合計4個搭載しており、マルチチップ集積回路モジ
ュール100幅方向の両端部に外部リート°端子12が
配設されている。
マルチチップ集積回路モジュール10はこの実施例では
長さ方向と幅方向に半導体チンブ11をそれぞれ2個ず
つ、合計4個搭載しており、マルチチップ集積回路モジ
ュール100幅方向の両端部に外部リート°端子12が
配設されている。
またマルチチップ集積回路モジュール10ゆ配線基板1
3上に前記半導体チンプ11を接続し、その上方に気密
封止用のカバー14を装着して構成されている。
3上に前記半導体チンプ11を接続し、その上方に気密
封止用のカバー14を装着して構成されている。
前記、配線基板13に半導体チンプ11を接続する場合
には、ワイヤボンディングでも接続できルア5E、フェ
イスダウンボンディングで接続する方が本考案の構造に
はより好ましい。
には、ワイヤボンディングでも接続できルア5E、フェ
イスダウンボンディングで接続する方が本考案の構造に
はより好ましい。
前言已配線基板13とカバー14とは例えばセラミック
材で形成されろ。
材で形成されろ。
そして前記カバー14は基体141と半導体チップ11
を囲みうる窓を有する部材142とが積層されて形成さ
れており、カバー14には半導体チップ11に対向する
面に、前記窓を介して前記半導体チップ11を各別に囲
みうる凹部空間15が設けられ、カバー14の他の内面
は配線基板13上に接するか、あるいは第2図に示され
るようにわずかな間隙16を有しうるように構成されて
いる。
を囲みうる窓を有する部材142とが積層されて形成さ
れており、カバー14には半導体チップ11に対向する
面に、前記窓を介して前記半導体チップ11を各別に囲
みうる凹部空間15が設けられ、カバー14の他の内面
は配線基板13上に接するか、あるいは第2図に示され
るようにわずかな間隙16を有しうるように構成されて
いる。
前記配線基板13の上面外周縁には気密封止用のメタラ
イズパターン17が形成され、前記カバー14の底面外
周縁には前記メタライズパターン17に正対する位置に
他のメタライズパターン18が形成されている。
イズパターン17が形成され、前記カバー14の底面外
周縁には前記メタライズパターン17に正対する位置に
他のメタライズパターン18が形成されている。
これ等メタライズパターン17,18は例えば銀−パラ
ジウム系導体であればはんだに良くぬれるが、タングス
テンあるいはモリブデンのごとき卑金属の場合には、表
面にはんだにぬれやすい金属、例えばニッケルメッキ下
地の上に金メッキが施される。
ジウム系導体であればはんだに良くぬれるが、タングス
テンあるいはモリブデンのごとき卑金属の場合には、表
面にはんだにぬれやすい金属、例えばニッケルメッキ下
地の上に金メッキが施される。
前記配線基板13とカバー14とQ対向面内の外周面、
すなわち正対するメタライズパターン17.18間は気
密封止層19で密封されている。
すなわち正対するメタライズパターン17.18間は気
密封止層19で密封されている。
この気密封止層19には例えば鉛−錫、金−錫等の合金
や、これ等にアンチモン、ビスマスヲ含ム金等の低融点
金属のはんだが用いられる。
や、これ等にアンチモン、ビスマスヲ含ム金等の低融点
金属のはんだが用いられる。
前述のマルチチップ集積回路の気密実装構造は、配線基
板13上に接続されている複数個の半導体チップ11に
、カバー14に設けられた四部空間15を位置合せした
うえで、配線基板13にカバー14を重ね合わせ、前記
配線基板13とカバー14との対向面内の外周面たるメ
タライズパターン17.18間をはんだ付けし、密封し
て組み立てられる。
板13上に接続されている複数個の半導体チップ11に
、カバー14に設けられた四部空間15を位置合せした
うえで、配線基板13にカバー14を重ね合わせ、前記
配線基板13とカバー14との対向面内の外周面たるメ
タライズパターン17.18間をはんだ付けし、密封し
て組み立てられる。
前記複数個の半導体チップ11をカバー14に設けられ
た凹部空間15を囲んで封止することにより、内部体積
を著しく減縮させることができる。
た凹部空間15を囲んで封止することにより、内部体積
を著しく減縮させることができる。
すなわち半導体チップ11の大きさを縦3N、横3ym
++、高さ0.5咽とするとき、該半導体チップ11を
封止するために必要な凹部空間150太きさは概略、縦
smm、横5wn、深さ1耽であり、従って1個の半導
体チップ11を封止するための内部体積は約25−で、
4個の半導体チップの封止に要する内部空間の体積は約
100πdである。
++、高さ0.5咽とするとき、該半導体チップ11を
封止するために必要な凹部空間150太きさは概略、縦
smm、横5wn、深さ1耽であり、従って1個の半導
体チップ11を封止するための内部体積は約25−で、
4個の半導体チップの封止に要する内部空間の体積は約
100πdである。
一方、4個の半導体チップを単一の空間に封止する場合
、縦20〜25rrrln、横15〜20mm、単一の
空間深さIB程度とすれば、内部体積300〜5007
Ildを必要とする。
、縦20〜25rrrln、横15〜20mm、単一の
空間深さIB程度とすれば、内部体積300〜5007
Ildを必要とする。
従って各半導体チップ11を凹部空間15で囲んで封止
した場合の全体の内部体積は単一の空間1 内に並べて封止した場合の約3=5に減縮される。
した場合の全体の内部体積は単一の空間1 内に並べて封止した場合の約3=5に減縮される。
他方封止作業において、封止用のはんだが加熱溶融し、
周囲が封止された後、はんだが凝固するまでの冷却過程
での内部空間と外部との圧力差、つまり内部気体の体積
変化の絶対量ははんだの溶融時の温度から凝固時までの
温度差と内部体積に比例する。
周囲が封止された後、はんだが凝固するまでの冷却過程
での内部空間と外部との圧力差、つまり内部気体の体積
変化の絶対量ははんだの溶融時の温度から凝固時までの
温度差と内部体積に比例する。
そこで封止作業中のはんだの溶融時の温度と凝固時の温
度差が半導体チップ11を凹部空間15で囲んで封止し
た場合、すなわち本考案の場合と、単一の空間内に並べ
て封止した場合とで両者同一なるものとすると1両者の
内部気体の体積変化は内部体積に比例する。
度差が半導体チップ11を凹部空間15で囲んで封止し
た場合、すなわち本考案の場合と、単一の空間内に並べ
て封止した場合とで両者同一なるものとすると1両者の
内部気体の体積変化は内部体積に比例する。
従って本考案の場合は前述のように内部体積を大幅に減
縮できるので、単一の空間内に半導体チップを並べて封
止する場合に比較して内部空間の圧力と外部の圧力との
圧力差を著しく小さくすることができ、その結果封止作
業時に内部空間の圧力が外部の圧力よりも低下すること
に起因してはんだが内部空間に押し込普れる不都合を解
消できるものである。
縮できるので、単一の空間内に半導体チップを並べて封
止する場合に比較して内部空間の圧力と外部の圧力との
圧力差を著しく小さくすることができ、その結果封止作
業時に内部空間の圧力が外部の圧力よりも低下すること
に起因してはんだが内部空間に押し込普れる不都合を解
消できるものである。
つぎに第3図、第4図は本考案の他の実施例を示すもの
で、半導体チップ11を配線基板13の長さ方向に4個
、−列に接続している外は、前記第1図および第2図に
示される実施例と同様である。
で、半導体チップ11を配線基板13の長さ方向に4個
、−列に接続している外は、前記第1図および第2図に
示される実施例と同様である。
さらに第5図、第6図は本考案の別の実施例を示すもの
で、配線基板13の長さ方向と幅方向に半導体チップ1
1をそれぞれ4個ずつ接続している外は、第1図および
第2図に示される実施例と同様である。
で、配線基板13の長さ方向と幅方向に半導体チップ1
1をそれぞれ4個ずつ接続している外は、第1図および
第2図に示される実施例と同様である。
なお本考案ではこの実施例に示されるように半導体チッ
プ11の数が増すほど、相対的に内部空間の全体の体積
を減縮できる結果、内部空間と外部との圧力差を小さく
できるので、より一層効果が大きくなる。
プ11の数が増すほど、相対的に内部空間の全体の体積
を減縮できる結果、内部空間と外部との圧力差を小さく
できるので、より一層効果が大きくなる。
進んで第1図は本考案の異なる実施例を示すもので、こ
の実施例ではカバー14′が金属板で作られており、内
部に半導体チップ11を囲みうる凹部空間15/が形威
されている。
の実施例ではカバー14′が金属板で作られており、内
部に半導体チップ11を囲みうる凹部空間15/が形威
されている。
カバー14′を構成する金属板はいかなる材質でもよい
が、配線基板13がセラミック製の場合、好ましくはセ
ラミックの熱膨張係数に近い鉄−ニッケル系合金が用い
られる。
が、配線基板13がセラミック製の場合、好ましくはセ
ラミックの熱膨張係数に近い鉄−ニッケル系合金が用い
られる。
なおりバー14’側のメタライズパターン18は省略さ
れている。
れている。
前述の実施例ではいずれもカバー側に凹部空間を設けた
ものについて説明しているが、凹部空間を配線基板側に
設けてもよい。
ものについて説明しているが、凹部空間を配線基板側に
設けてもよい。
本考案は以上説明した構成1作用のもので、配線基板と
気密封止用のカバーとの少なくとも一方に設けられた複
数個の凹部空間に、半導体チップを各別に収容し、配線
基板と前記カバーとの対向面内の外周面をはんだで封止
する構成としているので、半導体チップを封止するため
の全体の内部空間を著しく減縮でき、封止作業中のはん
だの加熱溶融時から凝固時までの気体の体積減少量が小
さく、内部空間と外部空間との圧力差を著しく小さくで
きるので、前記内部空間と外部空間との圧力差に起因す
るはんだが内部に押し込まれる現象を防止しうる効果を
有し、響に半導体チップを多数接続する大面積のマルチ
チンプ集積回路モジュールにきわめて有効である。
気密封止用のカバーとの少なくとも一方に設けられた複
数個の凹部空間に、半導体チップを各別に収容し、配線
基板と前記カバーとの対向面内の外周面をはんだで封止
する構成としているので、半導体チップを封止するため
の全体の内部空間を著しく減縮でき、封止作業中のはん
だの加熱溶融時から凝固時までの気体の体積減少量が小
さく、内部空間と外部空間との圧力差を著しく小さくで
きるので、前記内部空間と外部空間との圧力差に起因す
るはんだが内部に押し込まれる現象を防止しうる効果を
有し、響に半導体チップを多数接続する大面積のマルチ
チンプ集積回路モジュールにきわめて有効である。
また本考案は半導体チップを収容するための凹部空間は
配線基板と気密封止用のカバーの成形過程で簡単に形威
しうるし、配線基板と前記カバーとの対向面内の外周面
のみ、はんだで封止する構成としているので、はんだ付
けを容易に行ないうる等が相俟ち、的確に実施できる効
果がある。
配線基板と気密封止用のカバーの成形過程で簡単に形威
しうるし、配線基板と前記カバーとの対向面内の外周面
のみ、はんだで封止する構成としているので、はんだ付
けを容易に行ないうる等が相俟ち、的確に実施できる効
果がある。
さらに本考案は前述のごとく、半導体チップを封止すべ
き内部空間と外部との圧力差を小さくできる結果、封止
作業を特別に圧力コントロールしたチャンバ内で行なう
必要がなく、封止設備を簡略化できるので、コストダウ
ンを図りうる派生効果をも有する。
き内部空間と外部との圧力差を小さくできる結果、封止
作業を特別に圧力コントロールしたチャンバ内で行なう
必要がなく、封止設備を簡略化できるので、コストダウ
ンを図りうる派生効果をも有する。
第1図は本考案の一実施例の平面図、第2図は第1図の
A−A線断面図、第3図は他の実施例の平面図、第4図
は第3図のB−B線断面図、第5図は別の実施例の平面
図、第6図は第5図のC−C線断面図、第1図は異なる
実施例の断面図である。 11・・・・・・半導体チップ、13・・・・・・配線
基板。 14.14’・・・・・・気密封止用のカバー、15,
15’・・・・・・凹部空間、16・・・・・・配線基
板の上面とカバーの底面内部間の間隙、17,18・・
・・・・メタライズパターン、19・・・・・気密封止
層。
A−A線断面図、第3図は他の実施例の平面図、第4図
は第3図のB−B線断面図、第5図は別の実施例の平面
図、第6図は第5図のC−C線断面図、第1図は異なる
実施例の断面図である。 11・・・・・・半導体チップ、13・・・・・・配線
基板。 14.14’・・・・・・気密封止用のカバー、15,
15’・・・・・・凹部空間、16・・・・・・配線基
板の上面とカバーの底面内部間の間隙、17,18・・
・・・・メタライズパターン、19・・・・・気密封止
層。
Claims (1)
- 配線基板と気密封止用のカバーの少なくとも一方に、半
導体チップを各別に囲みつる複数個の凹部空間が設けら
れ、各凹部空間内には半導体チップが収容されており、
前記配線基板と気密封止用のカバーとは互いに重ね合わ
され、これ等配線基板と気密封止用のカバーとの対向面
内の少なくとも外周面は接触しており、該外周面のみ、
はんだで封止されていることを、特徴とするマルチチッ
プ集積回路の気密実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8833179U JPS5940774Y2 (ja) | 1979-06-29 | 1979-06-29 | マルチチツプ集積回路の気密実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8833179U JPS5940774Y2 (ja) | 1979-06-29 | 1979-06-29 | マルチチツプ集積回路の気密実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS567346U JPS567346U (ja) | 1981-01-22 |
| JPS5940774Y2 true JPS5940774Y2 (ja) | 1984-11-20 |
Family
ID=29321522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8833179U Expired JPS5940774Y2 (ja) | 1979-06-29 | 1979-06-29 | マルチチツプ集積回路の気密実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940774Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773123B2 (ja) * | 1986-09-26 | 1995-08-02 | 富士通株式会社 | 半導体装置 |
-
1979
- 1979-06-29 JP JP8833179U patent/JPS5940774Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS567346U (ja) | 1981-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167800B1 (ko) | 반도체 장치와 그 제조방법 | |
| US4626960A (en) | Semiconductor device having soldered bond between base and cap thereof | |
| US5072283A (en) | Pre-formed chip carrier cavity package | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| KR100294968B1 (ko) | 반도체기판용다층땜납밀봉밴드및그제조방법 | |
| US5982038A (en) | Cast metal seal for semiconductor substrates | |
| JP2609382B2 (ja) | 半導体装置 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| US5559316A (en) | Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame | |
| JPH01155633A (ja) | 半導体装置 | |
| US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
| JP2779620B2 (ja) | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 | |
| US4167413A (en) | Making hybrid IC with photoresist laminate | |
| KR100343150B1 (ko) | 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법 | |
| US5031025A (en) | Hermetic single chip integrated circuit package | |
| JPS5940774Y2 (ja) | マルチチツプ集積回路の気密実装構造 | |
| US6111309A (en) | Semiconductor device | |
| US5036584A (en) | Method of manufacture of copper cored enclosures for hybrid circuits | |
| US5126511A (en) | Copper cored enclosures for hybrid circuits | |
| JPH07221132A (ja) | 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法 | |
| US4425575A (en) | Base for encapsulating components with coplanar electrodes | |
| JPS6129155A (ja) | 半導体装置 | |
| JPH0333068Y2 (ja) | ||
| JPS6336688Y2 (ja) | ||
| KR100673645B1 (ko) | 칩 패키지 및 그 제조방법 |