JPH0478625U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案回路を示す図、第２図は第１図
の各部波形を示す波形図、第３図は従来回路を示
す図、第４図は第３図の各部波形を示す波形図で
ある。 １……ＭＯＳ−ＩＣ、２……電池、４……バツ
クアツプコンデンサ、５……抵抗、６……コンデ
ンサ、７……ＭＯＳトランジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 電源と接続された電源端子とリセツト端子
   とを有する回路ブロツクと、 一端が前記電源と接続され、前記電源投入時に
   前記回路ブロツクのためのバツクアツプ電圧をチ
   ヤージし、前記電源遮断時に前記回路ブロツクの
   ためのバツクアツプ電圧を前記電源端子に印加す
   るバツクアツプコンデンサと、 前記電源と接続され、前記電源投入時における
   前記回路ブロツクを所定期間リセツトさせるため
   のリセツト電圧を前記リセツト端子に印加するリ
   セツト電圧出力回路と、 出力が前記バツクアツプコンデンサの他端と接
   続され、入力が前記リセツト電圧出力回路の出力
   と接続され、リセツト電圧に応じて前記バツクア
   ツプコンデンサの動作を制御する制御トランジス
   タと、 を備えたことを特徴とするリセツト回路。 (2) 前記リセツト電圧出力回路は、前記電源の
   立ち上がりを遅延する積分器であることを特徴と
   する請求項(1)記載のリセツト回路。