JPH0479002A - 磁気記憶装置の書込み回路 - Google Patents
磁気記憶装置の書込み回路Info
- Publication number
- JPH0479002A JPH0479002A JP19276590A JP19276590A JPH0479002A JP H0479002 A JPH0479002 A JP H0479002A JP 19276590 A JP19276590 A JP 19276590A JP 19276590 A JP19276590 A JP 19276590A JP H0479002 A JPH0479002 A JP H0479002A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- circuit
- write
- detection circuit
- flyback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 36
- 238000010586 diagram Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、磁気記憶装置の書込み回路に関する。
磁気記憶装置においては、書込みデータに対して書込み
のタイミングを補正して磁気ヘッドを動作させるように
なっている。このための従来の書込み回路は、タイミン
グの補正を行うデータパターンを遅延する遅延回路を有
しており、タイミングの補正を行うデータパターンに対
して遅延回路によって所定の遅延を与え、必要なタイミ
ングの補正を行った後にライトドライバを用いて磁気ヘ
ッドを動作させている。
のタイミングを補正して磁気ヘッドを動作させるように
なっている。このための従来の書込み回路は、タイミン
グの補正を行うデータパターンを遅延する遅延回路を有
しており、タイミングの補正を行うデータパターンに対
して遅延回路によって所定の遅延を与え、必要なタイミ
ングの補正を行った後にライトドライバを用いて磁気ヘ
ッドを動作させている。
上述したような従来の磁気記憶装置の書込み回路は、遅
延回路の遅延時間に変化が生じたとき、この遅延時間の
変化を検出するための手段が設けられていないために書
込みデータのタイミングがずれてしまい、誤ったタイミ
ングでデータが記録されることがあり、データの信頼度
が低下するという欠点がある。
延回路の遅延時間に変化が生じたとき、この遅延時間の
変化を検出するための手段が設けられていないために書
込みデータのタイミングがずれてしまい、誤ったタイミ
ングでデータが記録されることがあり、データの信頼度
が低下するという欠点がある。
また、書込みデータに余剰や欠落が発生しても、これら
を検出する手段が設けられていないため、誤ったデータ
を記録することがあるという欠点もある。
を検出する手段が設けられていないため、誤ったデータ
を記録することがあるという欠点もある。
本発明の目的は、上述のような従来の磁気記憶装置の書
込み回路の欠点を解消して信頼性の高い書込みデータを
書込むことかできる磁気記憶装置の書込み回路を提供す
ることにある。
込み回路の欠点を解消して信頼性の高い書込みデータを
書込むことかできる磁気記憶装置の書込み回路を提供す
ることにある。
〔課題を解決するための手段〕
本発明の磁気記憶装置の書込み回路は、書込みデータの
タイミングの補正を遅延回路によって行って書込み動作
を行う磁気記憶装置の書込み回路であって、前記書込み
データの遅延タイミングにタイミングパルスを発生する
タイミング発生回路と、前記書込みデータに対応して磁
気ヘッドに発生するフライバックパルスを検出するフラ
イバック検出回路と、前記タイミングパルスを用いて前
記フライバック検出回路の出力パルスの発生タイミング
を検出するタイミング検出回路とを備えたものであり、
さらに、タイミングパルスを用いてフライバック検出回
路の出力パルスの発生タイミングを検出しかつ前記フラ
イバック検出回路の出力パルスの欠落および余剰パルス
を検出するタイミング検出回路とを備えたものである。
タイミングの補正を遅延回路によって行って書込み動作
を行う磁気記憶装置の書込み回路であって、前記書込み
データの遅延タイミングにタイミングパルスを発生する
タイミング発生回路と、前記書込みデータに対応して磁
気ヘッドに発生するフライバックパルスを検出するフラ
イバック検出回路と、前記タイミングパルスを用いて前
記フライバック検出回路の出力パルスの発生タイミング
を検出するタイミング検出回路とを備えたものであり、
さらに、タイミングパルスを用いてフライバック検出回
路の出力パルスの発生タイミングを検出しかつ前記フラ
イバック検出回路の出力パルスの欠落および余剰パルス
を検出するタイミング検出回路とを備えたものである。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図において、パターンデコーダ１は、ライトデータ
１０１およびライトクロック１０２を入力し、その出力
信号１０３〜１０５を遅延回路２およびタイミング発生
回路５に送出する。遅延回路２の出力信号１０６はライ
トドライバ３に送出され、ライトドライバ３の出力信号
のフライバックパルス１０７および１０８は、磁気ヘッ
ド４およびフライバック検出回路７に送出される。フラ
イバック検出回路７の出力信号１０９は、タイミング発
生回路５の出力信号１１０と共にタイミング検出回路６
に送出される。タイミング検出回路６の出力信号１１１
は、アラーム信号として上位装置に送出されると共に、
ライトドライバ３にも送出される。
１０１およびライトクロック１０２を入力し、その出力
信号１０３〜１０５を遅延回路２およびタイミング発生
回路５に送出する。遅延回路２の出力信号１０６はライ
トドライバ３に送出され、ライトドライバ３の出力信号
のフライバックパルス１０７および１０８は、磁気ヘッ
ド４およびフライバック検出回路７に送出される。フラ
イバック検出回路７の出力信号１０９は、タイミング発
生回路５の出力信号１１０と共にタイミング検出回路６
に送出される。タイミング検出回路６の出力信号１１１
は、アラーム信号として上位装置に送出されると共に、
ライトドライバ３にも送出される。
第２図は第１図の実施例のタイミング検出回路の詳細を
示すブロック図である。
示すブロック図である。
第２図に示すように、タイミング発生回路５の出力信号
１１０は、フリップフロラ１６１および６２の第一の入
力端子と、フリップフロラ１６４の第二の入力端子とに
入力する。一方、フライバック検出回路７の出力信号１
０っは、フリップフロンプロ１および６２および６３の
第二の入力端子に入力する。フリップフロップ６２の出
力信号はフリップフロップ６３および６４の第一の入力
端子に入力し、フリップフロップ６１および６３および
６４の出力信号はオア回路６５に入力する。
１１０は、フリップフロラ１６１および６２の第一の入
力端子と、フリップフロラ１６４の第二の入力端子とに
入力する。一方、フライバック検出回路７の出力信号１
０っは、フリップフロンプロ１および６２および６３の
第二の入力端子に入力する。フリップフロップ６２の出
力信号はフリップフロップ６３および６４の第一の入力
端子に入力し、フリップフロップ６１および６３および
６４の出力信号はオア回路６５に入力する。
第３図は第１図の実施例の各信号の波形を示す波形図で
ある。
ある。
以下第３図を参照しながら第１図の実施例の動作につい
て説明する。
て説明する。
ライトデータ１０１はライトクロック１０２に同期して
おり、パターンデコーダ１は、ライトクロック１０２を
基準としてライトデータ１０１を読込む。第３図のライ
トデータ１０１の波形に付与しである“Ｎ”および“Ｅ
”および“Ｌ”の各符号はタイミング補正の種類を示す
符号であり、“Ｎ”はノーマル、“Ｅ“はアーリイ、”
Ｌ ”はレイトを意味している６パターンデコーダ１
の出力信号１０３〜１０５は、それぞれ上記の“Ｎ”お
よびＥ”および“Ｌ”に対応しており、遅延回路２にお
いてそれぞれのパルスに遅延時間“ＴＮ”“および“’
ＴＥ”および“ＴＬ”を付与することによって所望のタ
イミング補正を行う。
おり、パターンデコーダ１は、ライトクロック１０２を
基準としてライトデータ１０１を読込む。第３図のライ
トデータ１０１の波形に付与しである“Ｎ”および“Ｅ
”および“Ｌ”の各符号はタイミング補正の種類を示す
符号であり、“Ｎ”はノーマル、“Ｅ“はアーリイ、”
Ｌ ”はレイトを意味している６パターンデコーダ１
の出力信号１０３〜１０５は、それぞれ上記の“Ｎ”お
よびＥ”および“Ｌ”に対応しており、遅延回路２にお
いてそれぞれのパルスに遅延時間“ＴＮ”“および“’
ＴＥ”および“ＴＬ”を付与することによって所望のタ
イミング補正を行う。
タイミング補正された遅延回路２の出力信号（ライトデ
ータ）１０６は、ライトドライバ３および磁気へノド４
を介して記録媒体（図示省略）上に記録される。ライト
ドライバ３の出力信号すなわち磁気ヘッド４の両端子に
は、ライトデータ１０６に対応したフライバックパルス
１０７および１０８が発生する。フライバックパルス１
０８は、フライバックパルス１０７と逆の極性の信号で
ある。
ータ）１０６は、ライトドライバ３および磁気へノド４
を介して記録媒体（図示省略）上に記録される。ライト
ドライバ３の出力信号すなわち磁気ヘッド４の両端子に
は、ライトデータ１０６に対応したフライバックパルス
１０７および１０８が発生する。フライバックパルス１
０８は、フライバックパルス１０７と逆の極性の信号で
ある。
フライバック検出回路７は、このフライバックパルス１
０７および１０８を検出してその波形を整形した後、出
力信号１０９をタイミング検出回路６に送出する。タイ
ミング発生回路５は、タイミング補正を行うＮ”および
°“Ｅ ”および” Ｌ ”の各パルスに対応して設定
された遅延時間のタイミング（″ＴＮ”および’ＴＥ”
およびＴＬ”）に出力信号（ウィンドウパルス）１１０
を出力する。タイミング検出口路６は、ウィンドウパル
ス１１０がハイレベルのときにフライバック検出回路７
の出力信号１０９の有無を検出し、正常なときはその出
力信号のアラーム信号１１１を低レベルとし、ライトド
ライバ３を動作可能にする４、 フライバック検出回路７の出力信号１０９が第３図の破
線で示したタイミングとなったときは、タイミング検出
回路６の出力信号のアラーム信号１１１はハイレベルと
なってライトドライバ３を動作禁止状態にすると共に、
アラーム信号１１１を上位装置に送出する。
０７および１０８を検出してその波形を整形した後、出
力信号１０９をタイミング検出回路６に送出する。タイ
ミング発生回路５は、タイミング補正を行うＮ”および
°“Ｅ ”および” Ｌ ”の各パルスに対応して設定
された遅延時間のタイミング（″ＴＮ”および’ＴＥ”
およびＴＬ”）に出力信号（ウィンドウパルス）１１０
を出力する。タイミング検出口路６は、ウィンドウパル
ス１１０がハイレベルのときにフライバック検出回路７
の出力信号１０９の有無を検出し、正常なときはその出
力信号のアラーム信号１１１を低レベルとし、ライトド
ライバ３を動作可能にする４、 フライバック検出回路７の出力信号１０９が第３図の破
線で示したタイミングとなったときは、タイミング検出
回路６の出力信号のアラーム信号１１１はハイレベルと
なってライトドライバ３を動作禁止状態にすると共に、
アラーム信号１１１を上位装置に送出する。
次に、タイミング検出回路６の動作について第２図を参
照して説明する。
照して説明する。
フリップフロラ１６１はタイミングの異常を検出し、フ
リップフロップ６２〜６４は出力パルスの欠落および余
剰パルスを検出する。
リップフロップ６２〜６４は出力パルスの欠落および余
剰パルスを検出する。
フリップフロツ１６１は、Ｄタイプフリップフロップで
あり、ウィンドウパルス１１０を入力する第一の入力端
子がＤ入力端子、出力信号１０９を入力する第二の入力
端子がクロック入力端子である。すなわち、ウィンドウ
パルス１１０がアクティブのとき、フライバック検出回
路７の出力信号１０９の有無を検出する。
あり、ウィンドウパルス１１０を入力する第一の入力端
子がＤ入力端子、出力信号１０９を入力する第二の入力
端子がクロック入力端子である。すなわち、ウィンドウ
パルス１１０がアクティブのとき、フライバック検出回
路７の出力信号１０９の有無を検出する。
フリップフロップ６２は、Ｓ−Ｒフリップフロップ、フ
リップフロップ６３および６４はＤタイプフリップフロ
ップである。フリップフロラ１６２は、ウィンドウパル
ス１１０とフライバック検出回路７の出力信号１０９と
によって交互にセット・リセットを繰返えし、フライバ
ック検出回路７の出力信号１０９に欠落または余剰が発
生すると、フリップフロ・ツブ６２にセットパルスまた
はリセットパルスが連続して入力するため、フリップフ
ロップ６３または６４で異常を検出する。スリップフロ
ップ６１または６３または６４で異常を検出すると、オ
ア回路６５を介してアラーム信号１１１を送出する。
リップフロップ６３および６４はＤタイプフリップフロ
ップである。フリップフロラ１６２は、ウィンドウパル
ス１１０とフライバック検出回路７の出力信号１０９と
によって交互にセット・リセットを繰返えし、フライバ
ック検出回路７の出力信号１０９に欠落または余剰が発
生すると、フリップフロ・ツブ６２にセットパルスまた
はリセットパルスが連続して入力するため、フリップフ
ロップ６３または６４で異常を検出する。スリップフロ
ップ６１または６３または６４で異常を検出すると、オ
ア回路６５を介してアラーム信号１１１を送出する。
以上説明したように、本発明の磁気記憶装置の書込み回
路は、書込みデータのタイミングを補正する回路から磁
気ヘッドにおいて書込みを行う迄のタイミングを監視す
る手段を設けることにより、補正タイミングのずれや書
込みデータの余剰や欠落が発生したとき、書込み動作を
禁止して上位装置に対してアラーム信号を送出すること
かできるという効果があり、従って、常に正しいタイミ
ングで書込みを行うことができるため、記録データの信
頼性を向上させることができるという効果がある。
路は、書込みデータのタイミングを補正する回路から磁
気ヘッドにおいて書込みを行う迄のタイミングを監視す
る手段を設けることにより、補正タイミングのずれや書
込みデータの余剰や欠落が発生したとき、書込み動作を
禁止して上位装置に対してアラーム信号を送出すること
かできるという効果があり、従って、常に正しいタイミ
ングで書込みを行うことができるため、記録データの信
頼性を向上させることができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例のタイミング検出回路の詳細を示すブロ
ック図、第３図は第１図の実施例の各信号の波形を示す
波形図である。 １・−・・・・パターンデコーダ、２・・・・・・遅延
回路、３・・・・・・ライトドライバ、４・・・・・・
磁気ヘッド、５・・・・・・タイミング発生回路、６・
・・・・・タイミング検出回路、７・・・・・・フライ
バック検出回路、６１・６２６３・６４・・・・・・フ
リ・ツブフロップ、６５・・・・・、オア回路。
第１図の実施例のタイミング検出回路の詳細を示すブロ
ック図、第３図は第１図の実施例の各信号の波形を示す
波形図である。 １・−・・・・パターンデコーダ、２・・・・・・遅延
回路、３・・・・・・ライトドライバ、４・・・・・・
磁気ヘッド、５・・・・・・タイミング発生回路、６・
・・・・・タイミング検出回路、７・・・・・・フライ
バック検出回路、６１・６２６３・６４・・・・・・フ
リ・ツブフロップ、６５・・・・・、オア回路。
Claims (1)
- 【特許請求の範囲】 １、書込みデータのタイミングの補正を遅延回路によっ
て行って書込み動作を行う磁気記憶装置の書込み回路で
あって、前記書込みデータの遅延タイミングにタイミン
グパルスを発生するタイミング発生回路と、前記書込み
データに対応して磁気ヘッドに発生するフライバックパ
ルスを検出するフライバック検出回路と、前記タイミン
グパルスを用いて前記フライバック検出回路の出力パル
スの発生タイミングを検出するタイミング検出回路とを
備えることを特徴とする磁気記憶装置の書込み回路。 ２、タイミング発生回路の出力信号とフライバック検出
回路の出力信号とを入力する第一のＤタイプフリップフ
ロップと、前記タイミング発生回路の出力信号と前記フ
ライバック検出回路の出力信号とを入力するＳ−Ｒタイ
プフリップフロップと、前記Ｓ−Ｒタイプフリップフロ
ップの出力信号と前記フライバック検出回路の出力信号
とを入力する第二のＤタイプフリップフロップと、前記
Ｓ−Ｒタイプフリップフロップの出力信号と前記タイミ
ング発生回路の出力信号とを入力する第三のＤタイプフ
リップフロップと、前記第一および第二および第三のＤ
タイプフリップフロップの出力信号を入力するオア回路
とを有するタイミング検出回路とを備えることを特徴と
する請求項第１項記載の磁気記憶装置の書込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19276590A JPH0479002A (ja) | 1990-07-20 | 1990-07-20 | 磁気記憶装置の書込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19276590A JPH0479002A (ja) | 1990-07-20 | 1990-07-20 | 磁気記憶装置の書込み回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479002A true JPH0479002A (ja) | 1992-03-12 |
Family
ID=16296672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19276590A Pending JPH0479002A (ja) | 1990-07-20 | 1990-07-20 | 磁気記憶装置の書込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479002A (ja) |
-
1990
- 1990-07-20 JP JP19276590A patent/JPH0479002A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60201573A (ja) | 光デイスク装置のセクタ開始信号発生回路 | |
| JPH0254981B2 (ja) | ||
| JPH0444342B2 (ja) | ||
| JPH0479002A (ja) | 磁気記憶装置の書込み回路 | |
| JPS60101766A (ja) | アドレス検出方式 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPH0210690Y2 (ja) | ||
| JPH0431211B2 (ja) | ||
| JPS58115956A (ja) | デ−タ受信方式 | |
| JP3990022B2 (ja) | メモリー回路及びその書込み／読出しエラーの検出方法 | |
| JP2871337B2 (ja) | メモリ監視回路 | |
| KR880001973B1 (ko) | 오동기 신호 방지회로 | |
| SU1531174A1 (ru) | Запоминающее устройство с коррекцией однократных ошибок | |
| SU1624535A1 (ru) | Запоминающее устройство с контролем | |
| JPS6111771Y2 (ja) | ||
| SU1661840A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPH02278575A (ja) | 磁気テープ装置 | |
| JPH0240168A (ja) | プレシフト回路のチェック回路 | |
| JPH0276049A (ja) | マイクロプロセサのバスエラー検出回路 | |
| JPS62118633A (ja) | デイジタル識別回路 | |
| JPS63172357A (ja) | 自己診断回路 | |
| JPH01143082A (ja) | 磁気デイスク装置のアドレスマーク検出回路 | |
| JPH0411945B2 (ja) | ||
| JPH11120713A (ja) | エンコード回路 |