JPH0479352A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0479352A JPH0479352A JP2195197A JP19519790A JPH0479352A JP H0479352 A JPH0479352 A JP H0479352A JP 2195197 A JP2195197 A JP 2195197A JP 19519790 A JP19519790 A JP 19519790A JP H0479352 A JPH0479352 A JP H0479352A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- semiconductor device
- cap
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、半導体装置に関するものである。
特に、電磁波ノイズ対策された半導体装置に関するもの
である。
である。
［従来の技術］
半導体装置、特にプラスチック製の半導体パッケージに
半導体素子を搭載し、半導体素子を外界の電磁波ノイズ
から遮蔽し、半導体素子から発生するｔｖＬ波ノイズを
も遮蔽することのできる半導体装置が、特開昭６４−２
３９９号公報に開示されている。この半導体装置を第２
図に示す。この半導体装置は、半導体素子３の搭載面の
裏面に形成された金属層８と、半導体素子３の搭載面に
搭載された導電性材料を使用したキッヤブ９と外部接続
用の端子ピン１０とを備え、これらが半田１２などによ
り電気的に接続されたものであり、これらの電気的接続
により電磁波ノイズを阻止するものである。
半導体素子を搭載し、半導体素子を外界の電磁波ノイズ
から遮蔽し、半導体素子から発生するｔｖＬ波ノイズを
も遮蔽することのできる半導体装置が、特開昭６４−２
３９９号公報に開示されている。この半導体装置を第２
図に示す。この半導体装置は、半導体素子３の搭載面の
裏面に形成された金属層８と、半導体素子３の搭載面に
搭載された導電性材料を使用したキッヤブ９と外部接続
用の端子ピン１０とを備え、これらが半田１２などによ
り電気的に接続されたものであり、これらの電気的接続
により電磁波ノイズを阻止するものである。
しかし、 半導体チップの高周波化、高速化により一方
では半導体素子からの電磁波ノイズの発生はますます太
き（なり、他方では半導体装置の小型化によって外界か
らの電磁波ノイズの影響を無視することがますますでき
なくなってきている、そこで、前記の開示技術以上に、
電磁波ノイズに対応できる半導体パッケージからなる半
導体装置が期待されていた。
では半導体素子からの電磁波ノイズの発生はますます太
き（なり、他方では半導体装置の小型化によって外界か
らの電磁波ノイズの影響を無視することがますますでき
なくなってきている、そこで、前記の開示技術以上に、
電磁波ノイズに対応できる半導体パッケージからなる半
導体装置が期待されていた。
〔発明が解決しようとする課題］
電磁波ノイズにすぐれた半導体パッケージを提供するこ
とにある。
とにある。
（課題を解決するための手段〕
本発明は、前記課題を解決するためにプリント配線板か
ら形成されるピングリッドアレイ型の半導体装置におい
て、端子ビン突出部分を除いてプリント配線板の全体が
、プリント配線板の一方の表面に配設された金属層とこ
れに接続してプリント配線板を冠装するキャップからな
る金属体で覆われ、キャップがプリント配線板の端部に
まで展設されたプリント配線板の内層導体パターンと接
続されてなることを特徴とするものである。
ら形成されるピングリッドアレイ型の半導体装置におい
て、端子ビン突出部分を除いてプリント配線板の全体が
、プリント配線板の一方の表面に配設された金属層とこ
れに接続してプリント配線板を冠装するキャップからな
る金属体で覆われ、キャップがプリント配線板の端部に
まで展設されたプリント配線板の内層導体パターンと接
続されてなることを特徴とするものである。
〔実施例］
以下、本発明を実施例の図面に基づいて説明する。
第１図は本発明の一実施例に係る半導体装置の断面図で
あり、このものの平面図（図示せず）の外形は正方形を
している。第１図の半導体装置は、四角形のプリント配
線板１の一方の表面のほぼ中央に形成された半導体素子
の搭載用の凹部２に搭載された半導体素子３、この半導
体素子３を金線など極細のワイヤー４でその凹部２の周
縁部から放射状に配設された導体回路５の端部に接続さ
れ、さらに、この導体回路５はプリント配線板１の外周
縁部の内側に格子状に形成されたスルホル６に接続され
、このスルホール６には外部接続用の端子ピン１０が挿
入、半田固着されたものであり、他方の表面は、突出す
る端子ピン１０とこの端子ピンが挿入されたスルホール
６のランド１１と電気的に絶縁距離をおいて表面全体に
金属箔からなる金属層８が配設され、この金属層８と接
続させて金属体のキャップ９がプリント配線板１および
、半導体素子３を冠装してなり、かつ、このキャップ９
は、プリント配線板１の端部にまで展設された１１磁波
シールド効果をもつ内層導体パターン７ともプリント配
線板１の端面で接続されてなる半導体装置である。
あり、このものの平面図（図示せず）の外形は正方形を
している。第１図の半導体装置は、四角形のプリント配
線板１の一方の表面のほぼ中央に形成された半導体素子
の搭載用の凹部２に搭載された半導体素子３、この半導
体素子３を金線など極細のワイヤー４でその凹部２の周
縁部から放射状に配設された導体回路５の端部に接続さ
れ、さらに、この導体回路５はプリント配線板１の外周
縁部の内側に格子状に形成されたスルホル６に接続され
、このスルホール６には外部接続用の端子ピン１０が挿
入、半田固着されたものであり、他方の表面は、突出す
る端子ピン１０とこの端子ピンが挿入されたスルホール
６のランド１１と電気的に絶縁距離をおいて表面全体に
金属箔からなる金属層８が配設され、この金属層８と接
続させて金属体のキャップ９がプリント配線板１および
、半導体素子３を冠装してなり、かつ、このキャップ９
は、プリント配線板１の端部にまで展設された１１磁波
シールド効果をもつ内層導体パターン７ともプリント配
線板１の端面で接続されてなる半導体装置である。
なお、プリント配線板１の端面で接続されない内層導体
パターン７ａがプリント配線板ｌに配設されたものでも
よい。
パターン７ａがプリント配線板ｌに配設されたものでも
よい。
半導体素子３の封止保護も兼ねる金属体のキャップ９は
、このキャップ９の側壁を上記プリント配線板ｌの端面
に隙間なく接触させて冠装される結果、プリント配線板
１の底面に配設された金属層８、プリント配線板１の端
部にまで展設された電磁波シールド効果をもつ内層導体
パターン７とプリント配線板１の端面で接合されるので
、ノイズに対するシールド効果が一層大きくなるのであ
る。キャップと金属層と内層導体パターンとが電気的に
接続したものを、さらに、端子ピンに接続し、かかる半
導体装置を実装したマザーボードに電磁波ノイズを逃が
すこともできるものである。
、このキャップ９の側壁を上記プリント配線板ｌの端面
に隙間なく接触させて冠装される結果、プリント配線板
１の底面に配設された金属層８、プリント配線板１の端
部にまで展設された電磁波シールド効果をもつ内層導体
パターン７とプリント配線板１の端面で接合されるので
、ノイズに対するシールド効果が一層大きくなるのであ
る。キャップと金属層と内層導体パターンとが電気的に
接続したものを、さらに、端子ピンに接続し、かかる半
導体装置を実装したマザーボードに電磁波ノイズを逃が
すこともできるものである。
上記のプリント配線板１に冠装された、金属体のキャッ
プ９の内面側に形成されたプリント配線板１との間隙に
例えばエポキシ樹脂、ポリイミド樹脂、シリコン樹脂の
如き液状樹脂の硬化した耐湿性を有するシール材を充填
して、半導体素子が外界から完全に封止保護されるもの
でもよい。
プ９の内面側に形成されたプリント配線板１との間隙に
例えばエポキシ樹脂、ポリイミド樹脂、シリコン樹脂の
如き液状樹脂の硬化した耐湿性を有するシール材を充填
して、半導体素子が外界から完全に封止保護されるもの
でもよい。
次に、使用材料について述べると、第１区の半導体装置
の半導体パッケージを構成するプリント配線板１として
は、基材に樹脂を含浸乾燥して得られたプリプレグの樹
脂が硬化した絶縁材料を用いることができる。ここでプ
リント配線板１の樹脂としては耐熱性、耐湿性に優れか
つ樹脂純度、特にイオン性不純物の少ないものが好まし
い。具体的には、エポキシ樹脂、ポリイミド樹脂、弗素
樹脂、ポリフェニレンオキサイド樹脂などが適している
。なお、プリント配線板１を構成する基材としては、紙
よりガラス繊維などの無機質材料の方が耐熱性、耐湿性
などに優れている点で好ましい。あるいは硬化性樹脂の
成形により得られたプリント配線板を用いることもでき
る。
の半導体パッケージを構成するプリント配線板１として
は、基材に樹脂を含浸乾燥して得られたプリプレグの樹
脂が硬化した絶縁材料を用いることができる。ここでプ
リント配線板１の樹脂としては耐熱性、耐湿性に優れか
つ樹脂純度、特にイオン性不純物の少ないものが好まし
い。具体的には、エポキシ樹脂、ポリイミド樹脂、弗素
樹脂、ポリフェニレンオキサイド樹脂などが適している
。なお、プリント配線板１を構成する基材としては、紙
よりガラス繊維などの無機質材料の方が耐熱性、耐湿性
などに優れている点で好ましい。あるいは硬化性樹脂の
成形により得られたプリント配線板を用いることもでき
る。
プリント配線板１の半導体素子の搭載側の表面の導体回
路５、この反対側の表面の金属層８は、銅、真鍮、アル
ミニウム、鉄、ニッケル、ステンレス箔または、板状物
などから適宜選択して適用でき、中でも銅箔が導電性に
優れ好ましい。また、特に金属層８は別に作成した板状
物を接着層を介してプリント配線板ｌに配設したもので
あってもよい。
路５、この反対側の表面の金属層８は、銅、真鍮、アル
ミニウム、鉄、ニッケル、ステンレス箔または、板状物
などから適宜選択して適用でき、中でも銅箔が導電性に
優れ好ましい。また、特に金属層８は別に作成した板状
物を接着層を介してプリント配線板ｌに配設したもので
あってもよい。
また、プリント配線板１の半導体素子の搭載側の表面の
導体回路５、スルホール６内の導電路および、この反対
面に配設された金属層８はプリント配線板の加工の一環
として通常の回路形成方法のアディティブ法、サブトラ
クティブ法などによって形成することができる。
導体回路５、スルホール６内の導電路および、この反対
面に配設された金属層８はプリント配線板の加工の一環
として通常の回路形成方法のアディティブ法、サブトラ
クティブ法などによって形成することができる。
なお、金属層８、内層導体パターン７とキャップ９との
接合は上記の如く直接的な接触状態に限定する趣旨では
なく、導電性の接着剤、例えば銀粉入りのエポキシ樹脂
又は、ポリイミド樹脂の接着剤などが金属層８とキャッ
プ９０間、内層導体パターン７とキャップ９の間に導電
路となるように充填された間接的な接続でもよく、電気
的な接続状態が形成されている限り、本発明の課題は解
決される。
接合は上記の如く直接的な接触状態に限定する趣旨では
なく、導電性の接着剤、例えば銀粉入りのエポキシ樹脂
又は、ポリイミド樹脂の接着剤などが金属層８とキャッ
プ９０間、内層導体パターン７とキャップ９の間に導電
路となるように充填された間接的な接続でもよく、電気
的な接続状態が形成されている限り、本発明の課題は解
決される。
プリント配線板に搭載された半導体素子を金属体でなる
金属層とキャンプで包み込み、さらに、金属層とプリン
ト配線板の構成材である絶縁層と内層導体パターンとで
構成される一種のコンデンサによって一層１を磁波ノイ
ズを減衰させる効果を生しるのである。
金属層とキャンプで包み込み、さらに、金属層とプリン
ト配線板の構成材である絶縁層と内層導体パターンとで
構成される一種のコンデンサによって一層１を磁波ノイ
ズを減衰させる効果を生しるのである。
〔発明の効果］
本発明の構成の半導体装置によって、電磁波ノイズに優
れた半導体パッケージを得ることができるのである。
れた半導体パッケージを得ることができるのである。
第１図は本発明の一実施例を示す断面図、第２図は一従
来例を示す断面図である。 ・・・プリント配線板 ・・・半導体素子の搭載用の凹部 ・・・半導体素子 ・・・ワイヤー ・・・導体回路 ・・・スルホール 、７ａ・・・内層導体パターン ・・・金属層 ９・・・キャンプ １０・・・端子ピン １１・・・ランド １２・・・半田 第１図 特許出願人 松下電工株式会社
来例を示す断面図である。 ・・・プリント配線板 ・・・半導体素子の搭載用の凹部 ・・・半導体素子 ・・・ワイヤー ・・・導体回路 ・・・スルホール 、７ａ・・・内層導体パターン ・・・金属層 ９・・・キャンプ １０・・・端子ピン １１・・・ランド １２・・・半田 第１図 特許出願人 松下電工株式会社
Claims (1)
- （１）プリント配線板から形成されるピングリッドアレ
イ型の半導体装置において、端子ピン突出部分を除いて
プリント配線板の全体が、プリント配線板の一方の表面
に配設された金属層とこれに接続してプリント配線板を
冠装するキャップからなる金属体で覆われ、キャップが
プリント配線板の端部にまで展設されたプリント配線板
の内層導体パターンと接続されてなることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195197A JPH0479352A (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195197A JPH0479352A (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479352A true JPH0479352A (ja) | 1992-03-12 |
Family
ID=16337069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195197A Pending JPH0479352A (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014516212A (ja) * | 2011-06-09 | 2014-07-07 | アップル インコーポレイテッド | 基板上の構成部品を遮蔽するための電磁遮蔽構造 |
-
1990
- 1990-07-23 JP JP2195197A patent/JPH0479352A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014516212A (ja) * | 2011-06-09 | 2014-07-07 | アップル インコーポレイテッド | 基板上の構成部品を遮蔽するための電磁遮蔽構造 |
| US9179538B2 (en) | 2011-06-09 | 2015-11-03 | Apple Inc. | Electromagnetic shielding structures for selectively shielding components on a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1326234C (zh) | 堆栈型半导体装置 | |
| CN100563405C (zh) | 立体电子电路装置及其中继基板和中继框 | |
| US5939784A (en) | Shielded surface acoustical wave package | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| KR950006439B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4186843B2 (ja) | 立体的電子回路装置 | |
| WO2004021435A1 (ja) | モジュール部品 | |
| JP2008091714A (ja) | 半導体装置 | |
| KR930004248B1 (ko) | 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판 | |
| US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
| JP2600366B2 (ja) | 半導体チップの実装方法 | |
| KR101053296B1 (ko) | 전자파 차폐 기능을 갖는 전자 장치 | |
| JPH01248547A (ja) | 半導体集積回路装置のパッケージ | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JP3853373B2 (ja) | 電気回路及び制御装置 | |
| JPH0479352A (ja) | 半導体装置 | |
| CN112740845B (zh) | 模块 | |
| JP2652223B2 (ja) | 電子部品搭載用基板 | |
| JP2001053222A (ja) | 半導体装置 | |
| JP3296168B2 (ja) | 半導体装置 | |
| JP3013809B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03179796A (ja) | ハイブリッド集積回路 | |
| JPH03120857A (ja) | 電子部品塔載装置 | |
| JPH0590440A (ja) | 両面実装基板用リードレスパツケージケース | |
| JPS6068638A (ja) | チップ−オン−ボ−ド実装基板 |