JPH0479772A - 正弦波インバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理データを用いて直流信号を正弦波信号に変
換する正弦波インバータに関する。

〔従来の技術〕

従来の正弦波インバータは正弦波を所望の区分に分割し
ＰＷＭ方式に基づいて各区分点のパルス幅データを予め
記憶装置に記憶し、この記憶したデータに基づいて正弦
波変換を行っている。

〔発明が解決しようとする課題〕

しＩ；かって、従来の正弦波インバータは出力周波数あ
るいは出力電圧のそれぞれに対応した論理データを必要
としている。しかし、近年インバータの使われ方が種々
多様化され、出力周波数、出力電圧は広範囲に対応せざ
る得なくなり、膨大な論理データが必要となる欠点を有
する。

本発明はこの点を改良するもので、出力周波数、出力電
圧が広範囲に渡っても、論理データを増大させることな
く、わずかな論理データで広範囲の出力周波数、出力電
圧に対応することができる正弦波インバータを提供する
ことを目的とする。

〔問題点を解決するための手段〕

本発明は、正弦波信号を所望の区分数で区分し、各区分
毎に該正弦波信号に基づくパルス幅データを記憶回路に
記憶し、記憶回路から読出されたデータに基づいて駆動
されるスイッチング素子群から成る直流・交流変換部を
駆動する正弦波インハタにおいて、前記区分数に対応す
る値がプリセットされ、正弦波インバータの出力周波数
の該ブリセント値倍の周波数の第１のクロックパルスか
カウント端子に導かれた前記記憶回路への読出アドレス
信号をあたえる第１のカウント手段と、前記スイッチン
グ素子の動作周波数特性に基づいて決定される周波数を
有する第２のクロックパルスがリセｙ）端子に導かれ１
カウント周期毎に前記記憶回路に記憶された最大データ
値以下のカウントを行う第２のカウント手段と、前記第
２のクロックパルスに同期して前記記憶回路から読出さ
れた前記データを保持する保持手段と、前記保持手段の
内容とＪｌｆ記第２のカウント手段からのカウント値と
比較し、この比較結果に基づいて前記直流・交流変換部
制御信号を出力する比較回路とを備えたことを特徴とす
る。

〔作用〕

したがって、出力周波数、出力電圧が広範囲に渡っても
、論理データを増大させることなく、わずかな論理デー
タで広範囲の出力周波数、出力電圧に対応することがで
きる等の効果を有する。

〔実施例〕

本発明の一実施例を図面番こ基づいて説明する。

第１図は本発明一実施例の要部ブロック構成図を示す。

この実施例は三相インバータについて示している。

第１図で、１は周波数ｆ１のクロックパルス（以下、必
要に応して［クロックパルスｆ、」と言う）が入力する
カウンタを示し、２は電圧設定器を示し、３は周波数ｆ
２のクロックパルス（以下、必要に応じて「クロックパ
ルスｆｚＪと言う）がリセット端子に接続され周波数ｆ
、のクロックパルス（以下、必要に応じて［クロックパ
ルスｆｘＪと言う）かカウント端子に接続されたカウン
タを示す。このカウンタｌおよび電圧設定器２の出力は
三相正弦波に近似した論理データを記憶した記憶素子４
〜６のアドレスにそれぞれ接続されている。

前記記憶素子４〜６の出力はそれぞれラッチ回路７〜９
に接続されている。このランチ回路７〜９にはさらに前
記周波数ｆ２のタロツクパルスが接続されている。この
ラッチ回路７〜９の出力はそれぞれ比較回路１０〜１２
に接続されている。

この比較回路ｌＯ〜１２には、さらに前記カウンタ３の
出力がそれぞれ接続されている。

第２図は三相インバータのメイン回路を示す。

第２図は、トランジスタ２４〜２９でブリッジ構成され
た一般的な回路である。このトランジスタブリッジの入
力側の駆動回路２１〜２３に、前記比較回路１０〜１２
の出力かそれぞれ接続されている。

第３図は本発明一実施例の動作タイムチャートを示す。

第３図中、（ａ）はカウンタ１の出力、（ｂ）はタロツ
クパルスｆ２の波形、（Ｃ）はカウンタ３の出力波形、
（ｄ）は比較回路１０−１２の出力信号に対応する区間
番号、（ｅ）は記憶素子４の出力、（ｆ）は記憶素子５
の出力、（ｇ）は記憶素子６の出力、（ｈ）は比較回路
ｌＯの出力波形、（１）は比較回路１１の出力波形およ
び（ｊ）は比較回路１２の出力波形をそれぞれ示す。

〔動作〕

このように構成した本発明一実施例の特徴ある動作を説
明する。

まず、本実施例により直流信号を三相交流信号に変換す
るための論理データについて説明する。

該論理データは第４図に示される。第４図中、（ａ）は
記憶素子４に記憶されたＵ相データ、（ｂ）は記憶素子
５に記憶されたＶ相データおよび（ｃ）は記憶素子６に
記憶されたＷ相データをそれぞれ示す。

ここでは、第４図（ａ）に示したＵ相データについて説
明する。図中、電圧アドレスは出力正弦波の最大振幅の
レベルに対応して設定された複数レベルを示し、各電圧
アドレスには各電圧レベルの論理データか書込まれてい
る。また、区間アドレスは正弦波の近似化のために正弦
波を区分化した各区分点を示し、各々の区間アドレスに
は該各室圧レベルの正弦波近似データを示すパルス幅が
記憶されている。この実施例では電圧レベルか８レベル
で、正弦波の区分点か１６個の場合を示している。第４
図で区間アドレスは１６進数で示されている。

この状態で、電圧設定器２に前記出力電圧レベル７が設
定され、該電圧設定器２からそれぞれの記憶素子４〜６
への電圧アドレス７が指示される。

また、前記カウンタ１には前記区間アドレス数に対応し
て１６進カウンタが使用され、カウンタ１はクロックパ
ルスｆ１を順次カウントする。このカウント値によりカ
ウンタ１からそれぞれの記憶素子４〜６への区間アドレ
スが指示される。各記憶素子４〜６からは該電圧アドレ
スおよび区間アドレスに従った論理データか逐次読出さ
れる。

方、タロツクパルスｆ２の周波数ｆ２は第２図に示した
ブリフジ構成のトランジスタ２４〜２９の動作特性に基
づいてトランジスタが最適範囲で動作する様に予め決定
された固定周波数に設定されている。また、カウンタ３
には第４図中の論理データの最大値３２に対応して３２
進カウンタが使用され、該カウンタ３はクロックパルス
ｆ２の３２倍の周波数ｆ、に設定されたクロックパルス
ｆ、を順次カウントする。このカウンタ３のリセット端
子には前記クロックパルスｆ２が入力し、カウンタ３は
１カウント周期毎にカウント値０〜３１を順次出力する
（第３図Ｃ）。

前記クロックパルスｆ２は前記各ランチ回路７〜９のラ
ッチ信号として使用され、各ラッチ回路７〜９はクロッ
クパルスｆ２の入力した時に各記憶素子４〜６かもそれ
ぞれ出力された論理データをラッチする。即ち、第３図
に示す様に第１区間では記憶素子４は論理データ１６を
、記憶素子５は論理データ２を、記憶素子６は論理デー
タ３０を出力し、ラッチ回路７〜９はクロックパルスｆ
２に同期してこれらの論理データを一時記憶する。

比較回路１０−１２はカウンタ３の出力と各ラッチ回路
７〜９の内容を比較し、カウンタ３の出力か大きくなる
とき論理値゛０″を出力し、小さくなるとき論理値”　
１　”を出力する。したかって、比較回路ｌＯは第１区
間のｌ　６／３２なる時間比で論理値″ｌ　”を出力し
、比較回路１１は２／３２なる時間比で論理値”　ｌ　
”を出力し、比較回路１２は３０／３２なる時間比で論
理値“１″を出力する。

以上の動作が区間毎に繰り返され、カウンタ１が１周期
分カウントすると、論理データも１周期分出力され近似
正弦波信号として駆動回路２１〜２３に入力し、トラン
ジスタ２４〜２９を駆動し直流入力端子５０および５１
に入力された直流電力は交流出力端子５３〜５５から三
相交流電力で出力される。

また、電圧設定値を変化させた場合は、読出される論理
データが設定電圧値に相当する論理ブタになるだけで、
以上説明した動作と同様な動作が行われる。

また、周波数ｆ１と本正弦波インバータの出刃周波数ｆ
の関係は ｆ、＝　　Ｋ−ｆ ただし、Ｋはカウンタ１のカウント数（即ち、前記実施
例では１６倍）の関係があるので、本正弦波インバータ
の出力周波数ｆの範囲が広がったとしても、それに対応
してクロックパルスｆ１の周波数範囲を広げれは良いだ
け、論理データに何等の変更を加える必要もなく対応で
きる。

更に、電圧設定値を増加させたり、区間数を増加させた
り等、正弦波の精度を向上させる場合には、ｆｘ／ｆ２
＝　（カウンタ２のカウント数）なる関係を満足するよ
うに論理データ数と回路を変更すればよい。

〔効果〕

以上説明した様に本発明によれば、正弦波信号を所望の
区分数で区分し、各区分毎に該正弦波信号に基づくパル
ス幅データを記憶する記憶回路と、該記憶回路から読出
された該データに基づいて駆動されるスイッチング素子
群から成る直流・交流変換部とを備えた正弦波インバー
タにおいて、前記区分数に対応する値かプリセットされ
、正弦波インバータの出力周波数の該プリセット値倍の
周波数の第１のクロックパルスかカウント端子に導かれ
た、前記記憶回路への読出アドレス信号をあたえる第１
のカウント手段と、前記スイッチング素子の動作周波数
特性に基づいて決定される周波数を有する第２のクロッ
クパルスがリセット端子に導かれ、１カウント周期毎に
前記記憶回路に記憶された最大データ値以下のカウント
を行う第２のカウント手段と、前記第２のクロックパル
ス番こ同期して前記記憶回路から読出された前記データ
を保持する保持手段と、前記保持手段の内容と前記第２
のカウント手段からのカウント値とを比較し、この比較
結果に基づいて前記直流・交流変換部制御信号を出力す
る比較回路とを備えたことを特徴とする。

したがって、出力周波数、出力電圧が広範囲に渡っても
、論理データを増大させることなく、わずかな論理デー
タで広範囲の出力周波数、出力電圧に対応することがで
きる等の効果を有する。

【図面の簡単な説明】

第１図は本発明一実施例の要部ブロック図。 第２図は三相インバータのメイン回路を示す回路図。 第３図は本発明一実施例のタイムチャート。 第４図は論理データの説明図。 １．３　　　カウンタ ２　　　　　を圧設定器 ４〜６　　　記憶素子 ７〜９　　　ラッチ回路 １０〜１２　比較回路 ２４〜２９　トランジスタ Ｏ ！ ＋２　１３１４

Claims (1)

1. 【特許請求の範囲】 １、正弦波信号を所望の区分数で区分し、各区分毎に該
   正弦波信号に基づくパルス幅データを記憶する記憶回路
   と、 該記憶回路から読出された該データに基づいて駆動され
   るスイッチング素子群から成る直流・交流変換部と を備えた正弦波インバータにおいて、 前記区分数に対応する値がプリセットされ、正弦波イン
   バータの出力周波数の該プリセット値倍の周波数の第１
   のクロックパルスがカウント端子に導かれた、前記記憶
   回路への読出アドレス信号をあたえる第１のカウント手
   段と、 前記スイッチング素子の動作周波数特性に基づいて決定
   される周波数を有する第２のクロックパルスがリセット
   端子に導かれ、１カウント周期毎に前記記憶回路に記憶
   された最大データ値以下のカウントを行う第２のカウン
   ト手段と、 前記第２のクロックパルスに同期して前記記憶回路から
   読出された前記データを保持する保持手段と、 前記保持手段の内容と前記第２のカウント手段からのカ
   ウント値とを比較し、この比較結果に基づいて前記直流
   ・交流変換部制御信号を出力する比較回路と、 を備えたことを特徴とする正弦波インバータ。 ２、前記記憶回路のパルス幅データが正弦波信号の最大
   振幅値に対応して複数電圧レベルで記憶され、該電圧レ
   ベルを選択し該記憶回路への読出アドレス信号として出
   力する電圧設定手段がさらに設けられたことを特徴とす
   る請求項第１項に記載の正弦波インバータ。３、前記第
   ２のカウント手段のカウント数が、前記記憶回路に記憶
   されたデータの最大値に対応する周波数を有するクロッ
   クパルスと前記第２のクロックパルスの比に設定された
   ことを特徴とする請求項第１項または第２項に記載の正
   弦波インバータ。