JPH047996A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPH047996A JPH047996A JP2109299A JP10929990A JPH047996A JP H047996 A JPH047996 A JP H047996A JP 2109299 A JP2109299 A JP 2109299A JP 10929990 A JP10929990 A JP 10929990A JP H047996 A JPH047996 A JP H047996A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- signal processing
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
- H04N9/831—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal using intermediate digital signal processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/7824—Television signal recording using magnetic recording on tape with rotating magnetic heads
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、同期信号に従って一連の信号処理を行なう画
像信号処理装置に関する。
像信号処理装置に関する。
「従来の技術］
従来、画像信号に一連の信号処理を行なう場合、各信号
処理ブロックを直列に接続し、動作基準となる同期信号
については、１つの回路、例えば同期分離回路から各信
号処理ブロックに同し信号を供給し、各信号処理ブロッ
ク内で必要な時間遅延を与えるようにしていた。
処理ブロックを直列に接続し、動作基準となる同期信号
については、１つの回路、例えば同期分離回路から各信
号処理ブロックに同し信号を供給し、各信号処理ブロッ
ク内で必要な時間遅延を与えるようにしていた。
第２図は、高精細ＴＶ信号のＶ Ｔ Ｒの従来例の構成
ブロック図を示す。入力端子１０，１．２．１４に入力
する輝度信号Ｙ及び色差信号Ｐ８． Ｐ、は、Ａ／Ｄ変
換器１６，１８．２０によりディジタル化され、輝度信
号Ｙはそのままフレーム・メモリ２２に、色差信号ＰＢ
、 ＰＲは色差線順次回路２４ ｉｌ−より線順次化さ
れてフレーム・メモリ２２に印加され、記憶される。フ
レーム・メモリ２２に記憶される輝度信号Ｙ及び色差４
２号Ｐ、、 ＰＲは、２系統の時分割多重信号（ＴＣＩ
）信号として読み出され、それぞれＤ／Ａ変換器２６．
２８によりアナログ化される。Ｄ／Ａ変換器２６．２８
の出力は変調回路３０．３２により周波数変調及び低域
変換され、回転ドラム３４に巻き付く磁気テープに記録
される。
ブロック図を示す。入力端子１０，１．２．１４に入力
する輝度信号Ｙ及び色差信号Ｐ８． Ｐ、は、Ａ／Ｄ変
換器１６，１８．２０によりディジタル化され、輝度信
号Ｙはそのままフレーム・メモリ２２に、色差信号ＰＢ
、 ＰＲは色差線順次回路２４ ｉｌ−より線順次化さ
れてフレーム・メモリ２２に印加され、記憶される。フ
レーム・メモリ２２に記憶される輝度信号Ｙ及び色差４
２号Ｐ、、 ＰＲは、２系統の時分割多重信号（ＴＣＩ
）信号として読み出され、それぞれＤ／Ａ変換器２６．
２８によりアナログ化される。Ｄ／Ａ変換器２６．２８
の出力は変調回路３０．３２により周波数変調及び低域
変換され、回転ドラム３４に巻き付く磁気テープに記録
される。
再生時には、再生ヘットの出力は等什器３６３８により
等化され、復調回路４０．４２によりＦＭ復調され、Ａ
／Ｄ変換器４４．４６によりディジタル化されてフレー
ム・メモリ４８に一旦記憶される。フレーム・メモリ４
８に記憶された輝度信、号は読み出されてＤ／Ａ変換器
５０によりアナログ化され、線順次色差信号は色差線同
時化回路５２により同時化されてＤ／Ａ変換器５４，５
６によりアナログ化される。従って、出力端子５８から
再生輝度信号Ｙ１出力端子６０から再生色差信号ＰＲ，
出力端子６２から再生色差信号ＰＲか出力される。
等化され、復調回路４０．４２によりＦＭ復調され、Ａ
／Ｄ変換器４４．４６によりディジタル化されてフレー
ム・メモリ４８に一旦記憶される。フレーム・メモリ４
８に記憶された輝度信、号は読み出されてＤ／Ａ変換器
５０によりアナログ化され、線順次色差信号は色差線同
時化回路５２により同時化されてＤ／Ａ変換器５４，５
６によりアナログ化される。従って、出力端子５８から
再生輝度信号Ｙ１出力端子６０から再生色差信号ＰＲ，
出力端子６２から再生色差信号ＰＲか出力される。
次に、同期信号系を説明する。６４は外部同期信号の入
力端子であり、スイッチ６６は、入力端子６４に入力す
る外部同期信号又は入力端子１０に入力する輝度信号（
複合同期信号を含む。）の何れか一方を同期分離回路６
８に印加する。同期分離回路６８により分離された水平
同期信号及び垂直同期信号は、色差線順次回路２４のタ
イミング制御回路７０及びフレーム・メモリ２２のタイ
ミング制御回路７２に印加される。これにより、色差線
順次化及びフレーム・メモリ２２への書き込みのタイミ
ングが規定される。
力端子であり、スイッチ６６は、入力端子６４に入力す
る外部同期信号又は入力端子１０に入力する輝度信号（
複合同期信号を含む。）の何れか一方を同期分離回路６
８に印加する。同期分離回路６８により分離された水平
同期信号及び垂直同期信号は、色差線順次回路２４のタ
イミング制御回路７０及びフレーム・メモリ２２のタイ
ミング制御回路７２に印加される。これにより、色差線
順次化及びフレーム・メモリ２２への書き込みのタイミ
ングが規定される。
フレーム・メモリ２２の読み出し系に関しては、回転ト
ラム３４のドラム回転制御回路３５からのドラム回転信
号がタイミング制御回路７２及びＤ／Ａ変換器２６．２
８のタイミング制御回路７４に印加されており、これに
より、回転ドラム３４０回転に同期してフレーム・メモ
リ２２の記憶データか読み出され、Ｄ／Ａ変換される。
ラム３４のドラム回転制御回路３５からのドラム回転信
号がタイミング制御回路７２及びＤ／Ａ変換器２６．２
８のタイミング制御回路７４に印加されており、これに
より、回転ドラム３４０回転に同期してフレーム・メモ
リ２２の記憶データか読み出され、Ｄ／Ａ変換される。
再生系では、ドラム回転信号がＤ／Ａ変換器４４．４６
のタイミング制御回路７２及びフレーム・メモリ４８の
タイミング制御回路７８に印加されており、これにより
、回転トラム３４の回転に同期して再生信号がディジタ
ル化され、フレーム・メモリ４８に書き込まれる。
のタイミング制御回路７２及びフレーム・メモリ４８の
タイミング制御回路７８に印加されており、これにより
、回転トラム３４の回転に同期して再生信号がディジタ
ル化され、フレーム・メモリ４８に書き込まれる。
同期発生回路８０は所定周波数の水平及び垂直同期信号
を発生しており、それがタイミング制御回路７８、及び
色差線同時化回路５２のタイミング制御回路８２に供給
され、フレーム・メモリ４８からの読み出し及び色差線
同時化のタイミングが規定される。同期発生回路８０の
発生する同期信号は、同期出力端子８４にも供給される
。
を発生しており、それがタイミング制御回路７８、及び
色差線同時化回路５２のタイミング制御回路８２に供給
され、フレーム・メモリ４８からの読み出し及び色差線
同時化のタイミングが規定される。同期発生回路８０の
発生する同期信号は、同期出力端子８４にも供給される
。
各タイミング制御回路は、入力する同期信号に対し、タ
イミング制御の対象となる信号処理回路で必要な時間遅
延を与えて、当該信号処理回路にタイミング信号を出力
している。例えば記録時に、タイミング制御回路７２は
、輝度信号Ｙについては、Ａ／Ｄ変換器１６での水平及
び垂直方向の信号遅延を加えたタイミング信号を発生し
てフレーム・メモリ２２の書き込みを制御している。ま
た、色差信号ＰＢ／ＰＲについては、Ａ／Ｄ変換器１８
２０での信号遅延及び色差線順次回路２４での信号遅延
を各々水平及び垂直方向について加えたタイミング信号
を発生してフレーム・メモリ２２の書き込みを制御して
いる。
イミング制御の対象となる信号処理回路で必要な時間遅
延を与えて、当該信号処理回路にタイミング信号を出力
している。例えば記録時に、タイミング制御回路７２は
、輝度信号Ｙについては、Ａ／Ｄ変換器１６での水平及
び垂直方向の信号遅延を加えたタイミング信号を発生し
てフレーム・メモリ２２の書き込みを制御している。ま
た、色差信号ＰＢ／ＰＲについては、Ａ／Ｄ変換器１８
２０での信号遅延及び色差線順次回路２４での信号遅延
を各々水平及び垂直方向について加えたタイミング信号
を発生してフレーム・メモリ２２の書き込みを制御して
いる。
［発明が解決しようとする課題］
しかし、上記のような構成では、ある回路ブロックで部
分的な回路変更が生じた場合などに、変更による信号遅
延量の変化が、後段の回路に伝搬し、結局、同じ同期系
に連なる全回路ブロックのタイミングを変更しなければ
ならない。
分的な回路変更が生じた場合などに、変更による信号遅
延量の変化が、後段の回路に伝搬し、結局、同じ同期系
に連なる全回路ブロックのタイミングを変更しなければ
ならない。
本発明は、このような不都合を解消する画像信号処理装
置を提示することを目的とする。
置を提示することを目的とする。
［課題を解決するための手段〕
本発明に係る画像信号処理装置は、画像信号を、その同
期信号に同期して処理する一連の信号処理ブロックを直
列接続した画像信号処理装置であって、最終段を除く各
信号処理ブロックが、入力する同期信号に、当該信号処
理ブロック自体の信号遅延に相当する時間遅延を与えて
後段に供給することを特徴とする。
期信号に同期して処理する一連の信号処理ブロックを直
列接続した画像信号処理装置であって、最終段を除く各
信号処理ブロックが、入力する同期信号に、当該信号処
理ブロック自体の信号遅延に相当する時間遅延を与えて
後段に供給することを特徴とする。
［作用］
上記手段により、一連の信号処理ブロックの一部で設計
変更や機能拡張又は機能削減なとにより信号遅延量か変
化しても、対応する遅延量のみを変更すればよい。従っ
て、各信号処理ブロックのタイミング設計を独立に行な
うことが゛でき、設計変更や機能変更などに柔軟に対応
できるようになる。
変更や機能拡張又は機能削減なとにより信号遅延量か変
化しても、対応する遅延量のみを変更すればよい。従っ
て、各信号処理ブロックのタイミング設計を独立に行な
うことが゛でき、設計変更や機能変更などに柔軟に対応
できるようになる。
［実施例］
以下、図面を参照して本発明の詳細な説明する。
第１図は高精細Ｔ Ｖ信号のＶＴＲに対する本発明の一
実施例の構成ブロック図を示す。第２図と同じ構成要素
には同じ符号を付しである。輝度信号Ｙ及び色差信号Ｐ
ａ、 ＰＲの処理系は第２図と同しであるので、本実施
例の主要部である同期系を説明する。
実施例の構成ブロック図を示す。第２図と同じ構成要素
には同じ符号を付しである。輝度信号Ｙ及び色差信号Ｐ
ａ、 ＰＲの処理系は第２図と同しであるので、本実施
例の主要部である同期系を説明する。
同期分離回路６８は、入力端子１０に入力する輝度信号
又は入力端子６４に入力する外部同期信号から水平及び
垂直同期信号を分離し、分離した同期信号を色差線順次
回路２４のタイミング制御回路８６にのみ供給する。タ
イミング制御回路８６はＡ／Ｄ変換器１８．２０の信号
遅延を考慮したタイミング信号を色差線順次回路２４に
供給すると共に、同期分離回路６８からの同期信号に色
差線順次回路２４での信号遅延に相当する遅延を加えた
同期信号を、フレーム・メモリ２２のタイミング制御回
路８８に供給する。
又は入力端子６４に入力する外部同期信号から水平及び
垂直同期信号を分離し、分離した同期信号を色差線順次
回路２４のタイミング制御回路８６にのみ供給する。タ
イミング制御回路８６はＡ／Ｄ変換器１８．２０の信号
遅延を考慮したタイミング信号を色差線順次回路２４に
供給すると共に、同期分離回路６８からの同期信号に色
差線順次回路２４での信号遅延に相当する遅延を加えた
同期信号を、フレーム・メモリ２２のタイミング制御回
路８８に供給する。
また、フレーム・メモリ２２からの読み出しに関しては
、ドラム回転制御回路３５からのドラム回転信号は、タ
イミング制御回路８８にのみ印加され、タイミング制御
回路８８は当該ドラム回転信号に従ってフレーム・メモ
リ２２の読ろ出しを制御すると共に、当該ドラム回転信
号にフレーム・メモリ２２の読み出し処理に要する時間
相当の遅延を与えて、Ｄ／Ａ変換器２６．２８のタイミ
ング制御回路９０に印加する。
、ドラム回転制御回路３５からのドラム回転信号は、タ
イミング制御回路８８にのみ印加され、タイミング制御
回路８８は当該ドラム回転信号に従ってフレーム・メモ
リ２２の読ろ出しを制御すると共に、当該ドラム回転信
号にフレーム・メモリ２２の読み出し処理に要する時間
相当の遅延を与えて、Ｄ／Ａ変換器２６．２８のタイミ
ング制御回路９０に印加する。
再生系も、基本的に上記記録系と同様である。
即ち、ドラム回転信号は、Ａ／Ｄ変換器４４．４６のタ
イミング制御回路９２にのみ供給され、タイミング制御
回路９２は、Ａ／Ｄ変換器４４．４６にタイミング信号
を供給すると共に、当該ドラム回転信号に、Ａ／Ｄ変換
器４４．４６の信号処理に要する時間に相当する遅延を
与えた基準信号を、フレーム・メモリ４８のタイミング
制御回路９４に供給する。タイミング制御回路９４は、
この基準信号に従って、フｌノーム・メモリ４８の書き
込みを制御する。
イミング制御回路９２にのみ供給され、タイミング制御
回路９２は、Ａ／Ｄ変換器４４．４６にタイミング信号
を供給すると共に、当該ドラム回転信号に、Ａ／Ｄ変換
器４４．４６の信号処理に要する時間に相当する遅延を
与えた基準信号を、フレーム・メモリ４８のタイミング
制御回路９４に供給する。タイミング制御回路９４は、
この基準信号に従って、フｌノーム・メモリ４８の書き
込みを制御する。
また、同期発生回路８０が発生する同期信号はタイミン
グ制御回路９４にのみ供給され、タイミング制御回路９
４は当該同期信号に従ってフレーム・メモリ４８の読み
出しを制御すると共に、同期発生回路８０からの同期信
号に、フレーム・メモリ４８での信号遅延に相当する遅
延を与えて、色差線同時化回路５２のタイミング制御回
路９６に供給する。
グ制御回路９４にのみ供給され、タイミング制御回路９
４は当該同期信号に従ってフレーム・メモリ４８の読み
出しを制御すると共に、同期発生回路８０からの同期信
号に、フレーム・メモリ４８での信号遅延に相当する遅
延を与えて、色差線同時化回路５２のタイミング制御回
路９６に供給する。
なお、各タイミング制御回路では、輝度信号の水平同期
信号及び垂直同期信号、並びに色差信号の水平同期信号
及び垂直同期信号のそれぞれについて、別個の遅延回路
により独立に、相当する時間遅延を与えるようにする。
信号及び垂直同期信号、並びに色差信号の水平同期信号
及び垂直同期信号のそれぞれについて、別個の遅延回路
により独立に、相当する時間遅延を与えるようにする。
［発明の効果コ
以上の説明から容易に理解できるように、本発明によれ
ば、直列に接続する複数の信号処理ブロックの一部で設
計変更や機能拡張又は機能削減なとにより信号遅延量が
変化しても、対応する遅延手段の遅延量のみを変更すれ
ばよい。従って、各信号処理ブロックのタイミング投射
を独立に行なうことかでき、設計変更や機能変更なとに
柔軟に対応できる。
ば、直列に接続する複数の信号処理ブロックの一部で設
計変更や機能拡張又は機能削減なとにより信号遅延量が
変化しても、対応する遅延手段の遅延量のみを変更すれ
ばよい。従って、各信号処理ブロックのタイミング投射
を独立に行なうことかでき、設計変更や機能変更なとに
柔軟に対応できる。
第１図は本発明の一実施例の構成ブロック図、第２図は
従来例の構成ブロック図である。 １０．１２，１４：入力端子 ２２ フレーム・メモリ
２４：色差線順次回路 ３０，３２：変調回路 ３４
・回転ドラム ３５・ドラム回転制御回路 ４０．４２
：復調回路 ４８．フレーム・メモリ ５２３色差線同
時化回路 ５８．６０６２・出力端子 ６４：外部同期
入力端子 ６８：同期分離回路 ７０ ７２ ７４ ７
６ ７８８２．８６，８８，９０，９２ ９４．９６：
タイミング制御回路 ８０．同期発生回路 ８４同期出
力端子
従来例の構成ブロック図である。 １０．１２，１４：入力端子 ２２ フレーム・メモリ
２４：色差線順次回路 ３０，３２：変調回路 ３４
・回転ドラム ３５・ドラム回転制御回路 ４０．４２
：復調回路 ４８．フレーム・メモリ ５２３色差線同
時化回路 ５８．６０６２・出力端子 ６４：外部同期
入力端子 ６８：同期分離回路 ７０ ７２ ７４ ７
６ ７８８２．８６，８８，９０，９２ ９４．９６：
タイミング制御回路 ８０．同期発生回路 ８４同期出
力端子
Claims (1)
- 画像信号を、その同期信号に同期して処理する一連の信
号処理ブロックを直列接続した画像信号処理装置であっ
て、最終段を除く各信号処理ブロックが、入力する同期
信号に、当該信号処理ブロック自体の信号遅延に相当す
る時間遅延を与えて後段に供給することを特徴とする画
像信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109299A JP2976484B2 (ja) | 1990-04-25 | 1990-04-25 | 画像信号処理装置 |
| US08/273,629 US5400148A (en) | 1990-04-25 | 1994-07-12 | Video signal processing apparatus having series connected timing control circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109299A JP2976484B2 (ja) | 1990-04-25 | 1990-04-25 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH047996A true JPH047996A (ja) | 1992-01-13 |
| JP2976484B2 JP2976484B2 (ja) | 1999-11-10 |
Family
ID=14506666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109299A Expired - Fee Related JP2976484B2 (ja) | 1990-04-25 | 1990-04-25 | 画像信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5400148A (ja) |
| JP (1) | JP2976484B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970001636B1 (ko) * | 1994-01-20 | 1997-02-11 | 엘지전자 주식회사 | 영상신호의 시간축 보정 장치 |
| JP2924643B2 (ja) * | 1994-05-19 | 1999-07-26 | ヤマハ株式会社 | ディジタル信号処理方法及び装置 |
| JP2809126B2 (ja) * | 1995-03-30 | 1998-10-08 | 日本電気株式会社 | 音声信号処理回路および音声信号処理方法 |
| JPH09238362A (ja) * | 1996-02-29 | 1997-09-09 | Fujitsu Ltd | テレビジョン表示機能をもつ情報処理装置 |
| JP4899271B2 (ja) * | 2001-08-10 | 2012-03-21 | 富士通セミコンダクター株式会社 | アナログ制御方法、アナログ制御装置、ａｇｃ、及びａｇｃの制御方法 |
| US7522216B2 (en) * | 2005-09-20 | 2009-04-21 | National Semiconductor Corporation | Video synchronization signal detection circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679084A (en) * | 1986-06-20 | 1987-07-07 | Rca Corporation | Method and apparatus for freezing a television picture |
| US5012352A (en) * | 1987-08-10 | 1991-04-30 | Canon Kabushiki Kaisha | Digital signal recording apparatus time-division multiplexing video and audio signals |
| US4803553A (en) * | 1988-01-11 | 1989-02-07 | Eastman Kodak Company | Video timing system which has signal delay compensation and which is responsive to external synchronization |
-
1990
- 1990-04-25 JP JP2109299A patent/JP2976484B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-12 US US08/273,629 patent/US5400148A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5400148A (en) | 1995-03-21 |
| JP2976484B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH047996A (ja) | 画像信号処理装置 | |
| JPS58186279A (ja) | デジタルｖｔｒ | |
| US5504534A (en) | Video signal processing apparatus with synchronization control | |
| JPS61158288A (ja) | 映像信号の再生装置 | |
| US5155600A (en) | Video disk playback apparatus | |
| US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
| JPH04188979A (ja) | 映像信号記録装置 | |
| JP3050149B2 (ja) | 映像記録再生装置 | |
| US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
| JP3136634B2 (ja) | ビデオ処理回路 | |
| JPS62169590A (ja) | 磁気記録再生装置 | |
| JPS62155691A (ja) | カラ−映像信号の記録再生装置 | |
| JP2844765B2 (ja) | ビデオ信号再生装置 | |
| JP3421385B2 (ja) | ビデオ信号処理システム | |
| JPS61214876A (ja) | 時間軸変動補正装置 | |
| JPS5949756B2 (ja) | ビデオ信号同期方式 | |
| JP2641626B2 (ja) | Ｍｕｓｅ信号記録装置 | |
| JPS59189791A (ja) | カラ−テレビジヨン信号の伝送方法 | |
| JPS6229381A (ja) | 映像信号記録再生方法 | |
| JPH0865540A (ja) | 同期信号伝送方法 | |
| JPH03167980A (ja) | 同期補正回路 | |
| JPH04357793A (ja) | 映像信号記録再生装置 | |
| JPH02270481A (ja) | 画像合成装置 | |
| JPS6331389A (ja) | 映像信号記録再生装置、映像信号記録装置及び映像信号再生装置 | |
| JPS59167188A (ja) | 映像記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |