JPH0480127U

JPH0480127U -

Info

Publication number: JPH0480127U
Application number: JP12441990U
Authority: JP
Priority date: 1990-11-26
Filing date: 1990-11-26
Publication date: 1992-07-13

Description

[Brief explanation of the drawing]

第１図はこの考案の一実施例であるトグルフリ
ツプフロツプ回路の制御信号のタイムチヤート、
第２図は第１図の制御信号を用いて低い周波数の
クロツク入力で動作させたときのタイムチヤート
、第３図は、従来およびこの考案共通のトグルフ
リツプフロツプ回路の回路図、第４図は従来のト
グルフリツプフロツプ回路の制御信号のタイムチ
ヤート、第５図は第４図の制御信号を用いて低い
周波数のクロツク入力で動作させたときのタイム
チヤートである。１，２……ゲートトランジスタ、３……キヤパ
シタ、４……マスタ部、５……クロツクドインバ
ータ、６，７……インバータ、８……トランスミ
ツシヨンゲート、９……スライス部、ＣＬ……ク
ロツク入力、ＴＥ……反転制御信号、Ｅ……反転
信号、……非反転信号、φ……ラツチ信号、
……反転ラツチ信号、Ｑ……出力、……反転出
力、Ｖｃ……保持電位、ＶＴＨＣ……しきい値電
圧。なお、図中、同一符号は同一、または相当部
分を示す。 FIG. 1 is a time chart of control signals of a toggle flip-flop circuit which is an embodiment of this invention.
FIG. 2 is a time chart when operating with a low frequency clock input using the control signal shown in FIG. 1, FIG. 3 is a circuit diagram of a toggle flip-flop circuit common to the conventional and this invention, and FIG. The figure shows a time chart of control signals of a conventional toggle flip-flop circuit, and FIG. 5 shows a time chart when the circuit is operated with a low frequency clock input using the control signal of FIG. 4. 1, 2...gate transistor, 3...capacitor, 4...master section, 5...clocked inverter, 6, 7...inverter, 8...transmission gate, 9...slice section, CL... ...Clock input, TE...Inverted control signal, E...Inverted signal,...Non-inverted signal, φ...Latch signal,
...Inverted latch signal, Q...Output, ...Inverted output, Vc...Holding potential, VTHC...Threshold voltage. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

補正平３．８．５図面の簡単な説明を次のように補正する。明細書第８頁第１２行の「タイムチヤート、」
を「タイミングチヤート、」と訂正する。明細書
第８頁１４行の「クロツク入力で動作させたとき
のタイムチヤート、」を「クロツク入力でトグル
フリツプフロツプ回路を動作させたときの動作タ
イミング波形図、」と訂正する。明細書第８頁第
１５行〜第１８行の「トグルフリツプフロツプ回
路の回路図、第４図は従来のトグルフリツプフロ
ツプ回路の制御信号のタイムチヤート、」を「ト
グルフリツプフロツプ回路の一例を示す回路図、
第４図はトグルフリツプ回路の従来の制御信号の
タイミングチヤート、」と訂正する。明細書第８
頁１９行〜第２０行の「クロツク入力で動作させ
たときのタイムチヤートである。」を「クロツク
入力でトグルフリツプフロツプ回路を動作させた
ときの動作タイミング波形図である。」と訂正す
る。明細書第９頁第４行の「スライス部、」を「
スレイブ部、」と訂正する。Amendment 3.8.5 The brief description of the drawing is amended as follows. “Time chart” on page 8, line 12 of the specification
is corrected to "timing chart." On page 8, line 14 of the specification, ``Time chart when operating with clock input,'' is corrected to ``Operation timing waveform chart when operating the toggle flip-flop circuit with clock input.''"Circuit diagram of a toggle flip-flop circuit, FIG. 4 is a time chart of control signals of a conventional toggle flip-flop circuit," in lines 15 to 18 of page 8 of the specification is replaced with "toggle flip-flop circuit." A circuit diagram showing an example of a pull circuit,
4 is a timing chart of conventional control signals of a toggle flip circuit." Specification No. 8
In lines 19 and 20 of the page, "This is a time chart when operating with clock input." was corrected to "This is an operation timing waveform chart when operating the toggle flip-flop circuit with clock input." do. “Slice portion,” on page 9, line 4 of the specification is changed to “
"Slave club," he corrected.

Claims

[Scope of utility model registration request]

It has a master section consisting of a switch for selecting inversion/non-inversion, a capacitor that holds the data selected by this switch, and a slave section connected after this master section, and the data acquisition of the master section is completed. The toggle flip-flop is characterized in that the data acquisition of the slave section is completed within a specific short period of time after the slave section has completed the acquisition of data.