JPH048045A - Ｉｓｄｎ端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、非同期データを扱う複数のｖシリーズ端末間
の通信を、同期データを扱うＩ　ＳＤＮを利用して行う
ことができるようにするＩ　ＳＤＮ端末装置に関するも
ので、同期処理のため送信された信号から欠落している
ストップビットを、リアルタイムで再生回復する簡単な
手段を持つＩＳＤＮ端末装置を提供しようとするもので
ある。

（ロ）従来の技術 Ｉ　ＳＤＮは、ディジタルネントワークにより、音声、
データ、画像、映像等様々な情報の通信を、汎用なディ
ジタルインターフェイスを介して総合的（こ提供するサ
ービスであり、ディジタル特有の高速性、高品質性を生
がして高速データ伝送が行え、また１つのインターフェ
イスに各種）通信機器を接続することができるなど、従
来のアナログ回線にない様々な特徴を有している。

しかし、ＩＳＤＮの発展期においては、ｌ５ＤＸに接続
する必要があるＶシリーズインターフェイスを持つ端末
が相当の期間存在すると思われるため、ＣＣＩＴＴ（国
際電信電話諮問委員会）では、Ｉ　ＳＤＮによるこれら
端末のサポートに関して勧告Ｖ、１１０を規定している
。

従来、Ｖ、１１０をサポートするＩ　ＳＤＮ端末装置を
実現する場合、マイコン、メモリ等を主体とした構成を
取ることが多く、受信したデータをメモリ等に一旦記録
し、ソフトウェアに、ｌ：ｌ）データの変換処理を行う
のが一般的であった。

ここで、Ｖ、１１０の概要を簡単に説明する。

二のＶ、１１０に従うＩＳＤＮ端末装置は、送信側では
、Ｖシリーズ端末とＩＳＤＮのクロックのずれを補正す
るためストップビットの除去若しくは追加の処理をする
ビット処理部／ＲＡＯ）と、端末からのデータ速度（端
末により異なる）を中間速度に変換するため〜’、１１
０フレーム構造（詳しくは周知のＶ、１１０勧告を参照
）を形成する第１段違度変換部（ＲＡＩ）と、中間速度
からＩ　ＳＤＮでの伝送速度に変換する第２段違度変換
部（ＲＡ２）とを備えており、一方受信側では、これら
第２段、第１段違度変換部の逆変換を行う第２段、第１
段違度変換部（ＲＡ２）、（ＲＡｌ）と、この第１段違
度変換部の出力である受信データに上記ストップビット
が含まれていないときそれを補充してＶシリーズ端末に
適合する非同期データを形成するビット処理部（ＲＡＯ
）とを備えている。

尚、第５図はこのＩ　ＳＤＮ端末装置を含む通信系のブ
ロック図を示している。図中、Ｐは低速（例えば、２４
００或いは９６００ｂｐｓ）の非同期データを扱うパソ
コン等のＶシリーズ端末、ＫはＩ　ＳＤＮ端末装置、Ｎ
は高速（例えば、６４ｋｂｐｓ）の同期データを扱うＩ
ＳＤＮである。

（ハ）発明が解決しようとする課題 従来のＩ　ＳＤＮ端末装置においては、欠落されたスト
ップビットを再生するために、上述のように、データを
一旦メモリ等に記録し、ソフトウェア処理でデータを変
換するようにしているが、この場合、装置を構成するた
めには、メモリ、マイコン等が必要であり、装置の規模
が大きくなりコスト面でも不利となる。また、このよう
にソフト的に処理するものでは処理スピードに問題があ
るばかりでなく、メモリが占有されメモリの利用効率が
低下するという問題がある。

本発明はこの問題に鑑みなされたものであり、ストップ
ビットの再生を簡単な構成の装置で可能にし、しかもス
トップビットの再生をリアルタイムに行うことができる
ＩＳＤＮ端末装置を提供しようとするものである。

（ニ）課題を解決するための手段 本発明はスタートビットとｍビット（ｍは正の整数）の
データ長とストップビットとを本位データとする非同期
データを扱うＶシリーズ端末と、前記ストンプピットを
適宜追加若しくは除去してなる同期データを扱うＩＳＤ
Ｎとの接続を、■。

１１０に準拠してサポートするために、ストップビット
処理部を有するＶシリーズインターフェイスを持つＩ　
ＳＤＮ端末装置に関するものであり、前記ストップビッ
ト処理部は、Ｉ　ＳＤＮからの同期データを入力する入
力部と、該入力部に入力された同期データのある単位デ
ータがその中のストップビットが除去されて受信された
とき、その単位データを含む連続するｎ個（ｎは８以上
の整数）の単位データの各ストップビット位置に、該ｎ
個の単位データ中に存在するストップビット数をｎで平
均化してなる疑似のストップビットを再挿入するストン
プピント再生部と、該ストンブピット再生部からの非同
期データを出力する出力部とを備えていることを特徴と
するＩＳＤＮ端末装置である。

（ホ）作用 本発明のＩＳＤＮ端末装置は、その受信側ではストップ
ビット処理部が、入力された同期データのある単位デー
タがその中のストップビットが除去されて受信されたと
き、その単位データを含む連続するｎ個の単位データの
各ストップビット位置に、該ｎ個の単位データ中に存在
するストップピント数をｎで平均化してなる疑似のスト
ップビットを再挿入するようにする。そして、■シリー
ズ端末に所定の非同期データをリアルタイムで供給する
。このように、本発明によれば、同期処理のために欠落
したストップビットを極めて簡単な構成で再生すること
ができる。

（へ）実施例 本発明の実施例を以下図面に従って説明する。

第１図は本発明のＩ　ＳＤＮ端末装置の１実施例の一部
（受信側のストップビット処理部）を示す構成ブロック
図である。

図において、１はＩ　ＳＤＮからの同期データを入力す
る入力部、２はストップビット再生部、３は出力部であ
る。

入力部１には、送信側のＶシリーズ端末からの非同期デ
ータを送信側のＩＳＤＮ端末装置でＩＳＤＮの同期デー
タに変換してなる同期データが入力される。

非同期データは、通常、１個のスタートビットと、ｍビ
ット（例えば、ｍ＝８）のデータと、１ピントのストッ
プビットとを単位データ（１キヤラクタ）としている。

送信側の〜７シリーズ端末のクロックとＩ　ＳＤＮのク
ロンクとにズレが存在しない場合、上記単位データは全
てＩ　ＳＤＮに転送される。しかし、ズレが存在すると
、そのズレによる誤動作を防止するため、単位データに
ストップピントを追加したりあるいはストップビットを
除去する処理がなされている。従って、入力部１に入力
される同期データには、ある単位データに関してその中
のストップピントが欠落されている場合がある。尚、こ
のズレの性質上、この欠落の発生周期はｎ個（ｎは８以
上の整数９例えば８）の単位データの転送時間に比べて
十分に長い。

ストップビット再生部２は、入力部１に入力された同期
データのある単位データがその中のストップビットが除
去されて受信されたとき、その単位データを含む連続す
るｎ個の単位データの各ストップビット位置に、該ｎ個
の単位データ中に存在するストップビット数をｎで平均
化してなる疑似のストップビットを再挿入するように構
成されている。

具体的には、このストップビット再生部２は、前記入力
部１からの受信データａを順次入力する少なくとも単位
データを保管することができる容量（例えば１０ビツト
）を持つ第１シフトレジスタ４と、内部構成が該第１シ
フトレジスタと実質的に同じであり該第１シフトレジス
タからのデータのパラレル転送を受けることができる第
２、第３シフトレジスタ５．６と、該第２、第３シフト
レジスタからのデータを前記出力部３に選択的に出力す
る出力制御部７と、前記第１シフトレジスタ中のスター
トビットとストップビットとを監視して前記出力制御部
７に制御信号を付与する監視手段８と、第２、第３シフ
トレジスタ５または６の出力ｄ、ｇを受は出力部３が出
力データｉを出力するための合成手段９を備えている。

監視手段８は、第１シフトレジスタ４のスタートビット
を監視するスタートビット監視部１０と、第１シフトレ
ジスタ４のストップビットを監視するストップビット監
視部１１とを備えている。そしてスタートビット監視部
９は第１シフトレジスタのスタートビット位置のスター
トビットを検出するとデータ転送信号す、ｅをスト・７
プビツト監視部１１と出力制御部７とに出力する。

スト、ノブビット監視部１１は第１シフトレジスタ４の
中のストップビットの有無を検査しその検査結果に基ず
き出力制御部７に制御信号を供給する。出力制御部７は
、データ転送信号を、第２シフトレジスタ５または第３
シフトレジスタ６に選択的に出力する切替スイッチ１２
と、第２、第３シフトレジスタ５．６にシフトクロ・ツ
クｃ、ｆを供給するタイミング制御部１３とを備えてい
る。

本発明のＩ　ＳＤＮ端末装置は、Ｉ　ＳＤＮから高速（
例えば６４ｋｂｐｓ）の同期データを受けると、その同
期データは従来技術の項で説明したように、第２段違度
変換部＜　Ｒ、Ａ　２　＞と第１段違度変換部（ＲＡ　
］　）とで低速データに変換される。

この低速のデータは、上述のように、ストップビットを
単位データにつき各１個持っている正規の単位データと
、ストップビットが同期化のため追加もしくは欠落され
ている不正な単位データとを含んでいる。そして、これ
らの単位データはいずれもストップビット再生部２に入
力部１を通じて入力される。

第１シフトレジスタ４は入力部からのデータを順次入力
し、データと同じレートで１ビツトずつシフトしていく
。その結果、図示のように単位データが格納されるタイ
ミングがある。

そして、入力データのスタートピントが第１シフトレジ
スタ４の最終段にシフトされると、スタートビット検出
部１０はスタートビットを検出し、データ転送信号を切
替スイッチ１２とストップビット検出部１１に伝送する
。

切替スイッチ１２に伝送されたデータ転送信号は切替ス
イッチ１２のモードに従い第２または第３シフトレジス
タに付与される。

また、ストップビット監視部１１はデータ転送信号を受
けると、直ちにデータのストップビットの有無の検出を
行う。ここで、ストップビットが検出されればストップ
ビットの再挿入を行わず通常の動作を行う。

第２図はこのストップビット再生部２に正規の本位デー
タが継続して供給される通常動作時の動作説明図である
。図示の如く、第１シフトレジスタの出力は第２シフト
レジスタ５だけに転送され、シフトレジスタの切り替え
を行わない。すなわち、この時はデータ転送信号は常に
第２シフトレジスタ５へ送られまた、シフトクロックは
入力データのシフトクロックと同期したクロックがタイ
ミング制御部１３から第２シフトレジスタに送られる。

第１シフトレジスタから第２シフトレジスタヘデータを
転送するときには、ストップピントを除く部分（スター
トビットと８ビツトのデータビット）が転送され、スト
ップピントは第２シフトレジスタにより付加する。

一方、ストップビット監視部１１によってストップピン
トが検出されなかった場合には、ストップビットの再挿
入動作を行う。この時の動作を第３図及び第４図を用い
て説明する。

第３図はストップビット再生部２のスト、・Ｉブビット
再挿入時の構成略図を示している。また第４図はこの再
挿入動作を説明するためのタイムチャートを示している
。

このタイムチャートは入力部１から入力される同期デー
タとして、１つの正規の単位データと、これに続くスト
ップビットの欠落した１つの単位データと、これに続く
７つの正規の単位データとを含むものを例示している。

そして、これはストップビットの欠落した単位データが
１キヤラクタ目であり、その１キヤラクタ目から８キヤ
ラクタ目に掛けて疑似のストップビットが再挿入され、
ストップビットの欠落に対する保障を上記８キヤラクタ
の伝送期間中にリアルタイムで完了させ、その次の単位
データからは通常の動作を行うというものを示している
。

ストップビット再生部２の第１シフトレジスタには入力
部１からの入力データ（第４図ａ）が入力される。１キ
ヤラクタ目の単位データａ１のスタートビットＳＴが第
１シフトレジスタ４のスタートビット位置に入力される
と、スタートビット監視部１０はデータ転送信号す、ｅ
を出力する。

このデータ転送信号を入力してストップビット監視部１
１は第１シフトレジスタ４のストップビット位Ｉをチエ
ツクする。この時、ストップビット監視部１１は、１キ
ヤラクタ目の単位データにはストップビットが欠落して
いるので、その旨の制御信号を出力する。

データ転送信号ｂ１を受信して、タイミング制御部１３
は第２シフトレジスタ５にシフトクロックｃ１を供給す
る。このクロックを受けて、第２シフトレジスタ５は第
１シフトレジスタ４からパラレル転送されている９ビツ
トのデータ（１ビツトのスタートビットと８ピツトのテ
゛−タ）を出力部３に出力する。また、この出力部には
これに弓き続いて、８分の７ビツトのストップビット（
疑似のストップピント）が転送出力される。その結果、
出力部３から非同期データの第１キヤラクタ目が出力さ
れる。

この疑似のストップビットは、ストップビットの欠けた
単位データの受信後それを含む合計８個（ｎ＝８とする
）の単位データの各ストップピント位置に、該８個の単
位データ中に存在するストップビット数Ｃ７個）を８で
平均化してなる８分の７とストである。

この疑似のストップビットの転送期間中、次の単位デー
タの先頭部分が欠落するのを防止するため、次の単位デ
ータは、それが第１シフトレジスタ４に入力されると、
第２シフトレジスタ５に対してではなく第３シフトレジ
スタ６にパラレル転送されるように構成されている。

そして、データ転送信号ｅ１を受信するタイミング制御
部１３は第３シフトレジスタ６にシフトクロックｆ１を
供給する。このクロックを受ける第３シフトレジスタ６
は第１シフトレジスタ４からパラレル転送されている９
ビツトのデータ（Ｊビットのスタートビットと８ビツト
のデータ）と８分の７ビツトの疑似ストップビットとを
出力部３に出力する。即ち、非同期データの第２キヤラ
クタ目を出力する。

第３番目の単位データは第２シフトレジスタを通じて、
そしてその次の単位データは再び第３シフトレジスタを
通じてというように、交互に第２、第３シフトレジスタ
が利用され、８キヤラクタに渡って疑似ストップビット
が各単位データのストップビット位置に挿入される。

そして、１個のストップビットの欠落を、その単位デー
タを含む８個の単位データの伝送期間中に、各単位デー
タが全てそのストップビット位置に疑似ストップビット
を持つようにして保障し、ストップビットが再生された
非同期データを出力部３から出力できるようにしている
。そして、このように８個の単位データの伝送時間を利
用して欠落したストップビットを疑似ストップビットで
代用して非同期データを再生し、リアルタイムでの処理
を可能にしている。

（ト）発明の効果 以上のように本発明によれば、簡堆な装置構成で、Ｉ　
ＳＤＮからの受信時に欠落されているストップビットを
持つ同期データを、疑似ストップビットで代用補正して
なる適正な非同期データとすることができ、しかもこの
補正をリアルタイムで実行することができ有益である。

【図面の簡単な説明】

第１図は本発明のＩ　ＳＤＮ端末装置の１実施例の一部
（受信側のストンプピット処理部）を示す構成ブロンク
図である。第２図はこのストップビット再生部に正規の
単位データが継続して供給される通常動作時の動作説明
図である。第３図はストップビット再生部のストップピ
ント再挿入時の構成略図である。第４図はこの再挿入動
作を説明するためのタイムチャート図である。第５図は
このＩＳＤＮ端末装置を含む通信系のブロック図である
。 １は入力部、２はストップビット再生部、３は出力部、
４は第１シフトレジスタ、５は第２シフトレジスタ、６
は第３シフトレジスタ、７は出力制御部、８は監視手段
、９は合成手段、１０はスタートビット監視部、１１は
ストップビット監視部、１２は切替スイッチ、１３はタ
イミイング制御部。

Claims (2)

【特許請求の範囲】
1. （１）スタートビットとｍビットのデータ長とストップ
   ビットとを単位データとする非同期データを扱うＶシリ
   ーズ端末と、前記ストップビットを適宜追加若しくは除
   去してなる同期データを扱うＩＳＤＮとの接続を、Ｖ．
   １１０に準拠してサポートするために、ストップビット
   処理部を有するＶシリーズインターフェイスを持つＩＳ
   ＤＮ端末装置において、前記ストップビット処理部は、
   ＩＳＤＮからの同期データを入力する入力部と、該入力
   部に入力された同期データのある単位データがその中の
   ストップビットが除去されて受信されたとき、その単位
   データを含む連続するｎ個（ｎは８以上の整数）の単位
   データの各ストップビット位置に、該ｎ個の単位データ
   中に存在するストップビット数をｎで平均化してなる疑
   似のストップビットを再挿入するストップビット再生部
   と、該ストップビット再生部からの非同期データを出力
   する出力部とを備えていることを特徴とするＩＳＤＮ端
   末装置。
2. （２）前記ストップビット再生部は、前記入力部からの
   受信データを順次入力する少なくとも単位データを保管
   することができる容量を持つ第１シフトレジスタと、内
   部構成が該第１シフトレジスタと実質的に同じであり該
   第１シフトレジスタからのデータのパラレル転送を受け
   る第２、第３シフトレジスタと、該第２、第３シフトレ
   ジスタからのデータを前記出力部に選択的に出力する出
   力制御部と、前記第１シフトレジスタ中のスタートビッ
   トとストップビットとを監視して前記出力制御部に制御
   信号を付与する監視手段とを備えていることを特徴とす
   る特許請求の範囲第（１）項記載のＩＳＤＮ端末装置。