JPH0480721A - アクテイブマトリックス液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置に関して、特に、４旧トランジ
スタおよび画素電極で構成するアクティブマトックス方
式の液晶表示装置に関する。

〔従来の技術〕

従来、液晶の駆動法の−っにアクティブマトリックス駆
動方法がある。この駆動方法は、各々Ｃ液晶画素に薄膜
トランジスタ（薄膜トランジスタを接続して、この薄膜
トランジスタを通して液晶に電圧を印加して画像を表示
する。第１９図は従来のアクティブマトリックスデイス
プレィの駆動回路の構成を示す。さらに、第２０図は表
示画素部の例を示す。さらに、第２１図は５画素部内に
設けられた、アモルファスシリコンを用いた薄膜トラン
ジスタ基板の断面構造を示す。表示画素部は、薄膜トラ
ンジスタ５３．ストレージキャパシタ５４．走査信号線
５５．映像信号線５６で構成されている。薄膜トランジ
スタ５３のソース電極５７は透明画素電極５８に、ドレ
イン電極５８は映像信号線５６へ接続され、ゲート電極
５９は走査信号線５５へ接続されている。薄膜トランジ
スタのソース電極５７は透明画素電極５８を介してスト
レジキャパシタ５４へ、他の端子は液晶７０を介して共
通透明画素電極６１へ接続される。

薄膜トランジスタは、第２１図から下部透明ガラス基板
６２上にゲート電極５９．ゲート絶縁膜６３、アモルフ
ァスシリ：］　：／　（ａ　−Ｓ　ｉ　）　６４　。

Ｎ＋ａ−５ｉ６．ソース電極５７．ドレイン電極５８で
構成されている。第１９図により駆動回路の動作を説明
する。薄膜トランジスタで表示を行うには、走査信号線
５５線に信号を与え薄膜トランジスタをオン状態にする
。信号を順次印加し、同時に映像信号線５６にも、走査
信号と同期させデータ信号を印加する。例えば、ｉ行目
の走査信号線５５線のｊ列目の映像信号線５６のデータ
信号が薄膜トランジスタを通して画素電極に書き込まれ
る。次にｉ行目の走査信号線５５の電圧をオフにして、
ｉ行目の全薄膜トランジスタをオフにする。ｉ＋１行目
の走査信号線を選択し、ｉ＋１行目の画素電極に信号を
書き込む。このようにして１行目から順次データ信号を
１行毎に表示画素電極に書き込んでいく。画素電極に書
き込んだデータ電圧は、共通透明画素電極６１との間に
挾まれた液晶層をキャパシタ７０として、次の表示内容
が書き込まれるまで保持される。全画素電極の書き込み
を終えると、再び１行目から順次、次の表示内容を書き
込んでゆく。このように、各画素に薄膜トランジスタを
通して電圧を書き込むことにより、各画素を独立にスタ
テック駆動することができる。このため高解像度、高画
質な表示ができる。しかし、薄膜トランジスタの、オン
、オフによって生じる直流電圧が液晶内で電気化学反応
を起こし、液晶の劣化、信頼性の低下という問題があっ
た。

表示装置は、透明な絶縁基板上に形成される、上記画素
と一方のカラーフィルタが形成されている透明な絶縁基
板間に液晶を封入して構成している。上記、薄膜トラン
ジスタのオン、オフにより液晶の配向方向が決まり、外
部からの光の光学特性を制御し表示装置として働く。し
かし１表示画素間の隙間から自然光あるいは蛍光灯等の
バックライトからの光が漏れ、コントラストが悪くなる
という欠点があった。

また、薄膜トランジスタに不要な光が入射した場合、光
導電効果により画面が反転するという欠点があった。

〔発明が解決しようとする課題〕

上記従来技術は、薄膜トランジスタの、オン。

オフによって生じる直流電圧の点について考慮がされて
おらず、液晶の劣化、信頼性低下の問題があった。

本発明は、上記直流電圧を防止したアクティブマトリッ
クス表示装置を提供することにある。

上記従来技術は、表示画素間の隙間から自然光あるいは
蛍光灯等のバックライトからの光が漏れ、コントラスト
が悪くなるという欠点があった。

本発明は、コントラストを向上させることのできるアク
ティブマトリックス表示装置を提供することにある。

また、薄膜トランジスタに不要な光が入射した場合、光
導電効果により画面が反転するという欠点があった。

本発明は、薄膜トランジスタへの入射光に起因するオフ
特性の劣化を防止し表示画質の向上を図ったアクティブ
マトリックス表示装置を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するため、映像信号線および走査信号線
の電圧が印加される配線上に導電層を設け、透明画素共
通電極との電位差がほぼゼロとなるようにして直流電圧
をキャンセルしたものである。

上記目的を達成するため、前記導電層は、蛍光灯等のバ
ックライトを取り付けた場合、光を透過する透明両速電
極以外の部分に遮光膜と共通して形成したものである。

〔作用〕

アクティブマトリックス方式のカラー液晶表示装置は薄
膜トランジスタ、映像信号線、走査信号線、透明画素電
極等で構成されている下部透明ガラス基板とカラーフィ
ルタ、共通透明画素電極等で構成されている上部透明ズ
ラス基板間に液晶を封入し構成しているが１本発明は、
電圧が印加される下部透明ガラス基板の映像信号線およ
び走査信号線上に導電層を任意のパターンに形成し上記
共通透明画素電極間と同電位としても映像信号線および
走査信号線と対向する共通透明画素電極間に発生する直
流電圧をキャンセルしたものである。

さらに、前記導電層は、蛍光灯等のバックライトを取り
付けた場合、光を遮光する材料を用いて、光を透過する
透明画素電極以外の部分に遮光膜と共通して形成したも
のである。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

アクティブマトリックス方式のカラー液晶表示装置の液
晶表示部の部分画素を第１図Ａで示し、第１図ＡのＡ−
Ａ’断面を第１図Ｂに示し、第１図ＡのＢ−Ｂ’断面を
第１図Ｃに示している第１図Ｂは本発明の導電層を映像
信号線上に形成した図、第１図Ｃは薄膜トランジスタの
それぞれの断面を示している。第１図Ｂ、Ｃは液晶表示
部も含めた構造で表している。

各画素は、第１図Ａから隣接する２本の走査信号線４０
２と隣接する２本の映像信号！！４０１との交差領域内
に配置されている。走査信号線４０２は１列方向に延在
し、行方向に複数本配置されている。映像信号線４０１
は、行方向に延在し、列方向に複数本配置されており、
その本数は、後述するカラーフィルタの赤色、緑色、青
色に対応するように形成されており、走査信号線４０２
より３倍多い。電圧が印加される映像信号線４０１上に
は導電層４８０が約同形状に形成されており、後述する
共通透明画素電極４５３と同電位となるように形成され
ている。

第１図Ｂ、Ｃにおいて液晶表示部の一画素は、下部透明
ガラス基板４００内側の表面上に、薄膜トランジスタ４
１０および透明画素電極４２０で構成されている。さら
に、後述するアルミニウム膜と前記透明画素電極４２０
間に形成される蓄積容量３１０（第１図Ａ）で構成され
ている６下部透明ガラス基板４００は、例えば１．１−
程度の厚さで構成されている。各画素の薄膜トランジス
タ薄膜４１０は、主にゲート電極４１１．ゲート絶縁膜
４１２．ｉ型（真性、　１ｎｔｒｉｎｓｉｃ、導電型子
物がドープされていない）非晶質Ｓｉ半導体層４１３、
一対のソース電極４１４およびドレイン電極４１５で構
成されている。

ゲート電極４１１は、アルミニウム膜を用い、１１００
ｎ程度の膜厚で形成する。このゲート電極４１１は、Ｓ
ｉ半導体層４１３を完全に覆うように（下方からみて）
それより大きめに形成されている。従って、下部透明ガ
ラス基板４００の下方に蛍光灯等のバンクライトを取り
付けた場合。

この不透明のゲート電極４１１が影となって、Ｓ　ｊ、
半導体層１２にはバンクライト光が当たらず、光照射に
よる導電現象すなわち薄膜トランジスタ４１０のオフ特
性劣化が起こりにくくなる。ゲート電極４１１はゲート
及び遮光の機能の面からだけ考えれば、ゲート電極及び
その配線は単一の層で一体に形成してもよく、この場合
不透明導電材料としてＳｉを含有させたＡＱ、純ＡＱ、
およびＰｄを含有させたＡＱ等選ぶことができる。薄膜
トランジスタ４１０のゲート絶縁膜４１２は、ゲート電
極４１１及び走査信号線４０２の上層に形成されている
。ゲート絶縁膜４１２は、たとえば、プラズマＣＶＤで
形成された窒化珪素膜を用い。

３００ｎｎ程度の厚さで形成される。さらにゲート絶縁
膜は前記ゲート電極を、例えばアルミニウム膜を陽極化
成等により一部アルミナ化して、アルミナゲート絶縁膜
４１６として用いる。いわゆる２層ゲート絶縁膜構造と
なっている。このアルミナゲート絶縁膜４１６は、ゲー
ト電極４１１と上層の配線部分、たとえば走査信号線４
０１及びドレイン、ソース電極４１５，４１４に用いら
れる金属膜との短絡防止としても作用する。前記までの
製造行程の平面図を第２図に示す。

Ｓｉ型半導体層４１３は、アモルファスシリコン膜ある
いは多結晶シリコン膜で形成し、約１８０ｎｍ程度の厚
さで形成する。このＳｉ半導体層４１３は、供給ガスの
成分を変えて窒化珪素ゲート絶縁膜４１２の形成ととも
に連続して同しプラズマＣＶＤ装置で、しかもその装置
から外部に露出することなく形成される。また、オーミ
ックコンタクト用のりんをドープしたＮ土層４１３ａも
同様に連続して約４０ｎｍの厚さに形成される。

しかる後、下部透明ガラス基板４００はＣＶＤ装置から
外に出され、ホトリソグラフィ技術により、Ｓｉ半週休
体４１３は島状にパターニングされる。

前記までの製造行程の平面図を第３図に示す。

透明画素電極４２０は、スパッタ法により形成された透
明導電膜（ＩＴｏ膜）を用い、１２０ｎｍ〜２００ｎｍ
の膜厚で形成される。その後、ホトリソグラフィ技術に
より各画素毎にパターニングされる。第４図は、前記製
造行程までの平面図を示す。

ソース電極４１４．ドレイン電極４１５は、各各Ｎ十半
導体層４１３ａに接触する下側から、第１導電膜Ａ、第
２導電膜Ｂを重ね合わせて構成されている。ソース電極
４１４．ドレイン電極４１５の第１導電膜Ａ、第２導電
膜Ｂは、各々同一行程で製造される。第１導電膜Ａは、
スパッタで形成したクロム膜を用い、５０−１００　ｎ
　ｍ　の膜厚で形成している。クロム膜は、膜厚を必要
以上に厚くするとストレスが大きくなるので、２００ｎ
ｍの膜厚を越えない範囲で形成する。クロム膜は。

Ｎ千手導体層４１３ａとの接触が良好である。クロム膜
は、後述する第２の導電膜ＢのアルミニウムがＮ千手導
体層４１３ａに拡散することを防止する、いわゆるバリ
ア屡と成る。第１の導電膜としては、クロムの他に、高
融点金属膜（ＭＯ９Ｔｉ、Ｔａ＋Ｗ）＋高融点金属シリ
サイド膜（ＭｏＳｉｚ、Ｔｉ５ｉｚ、Ｔａ５ｉｚ、ＷＳ
ｉ２）で形成してもよい。第２導電膜Ｂは、アルミニウ
ムのスパッタリング法により３００４００　ｎ　ｍの膜
厚に形成される。アルミニウム膜は、クロム膜に比べて
ストレスが小さいため、厚い膜厚に形成することが可能
で、ソース電極４１４．ドレイン電極４１５及び映像信
号４０１の抵抗値を低減するように構成されている。第
２導電膜Ｂは、薄膜トランジスタ４１０の動作速度の高
速化、映像信号線の信号伝達速度の高速化が図れるよう
に構成されている。つまり、第２導電膜Ｂは、画素の書
き込み特性を向上することができる。第２導電膜Ｂとし
ては、アルミニウム膜の他に、シリコン（Ｓｉ）や銅（
Ｃｕ）を添加物として含有させたアルミニウム膜で形成
してもよい。第１導電膜Ａと第２導電膜Ｂで構成されて
いるソース電極４１４゜ドレイン電極４１５は、ホトリ
ソグラフィ技術により、各々パターニングされる。この
とき５前記Ｎ千生導体層４１３ａは、上記ホトリソマス
クと第１導電膜Ａと第２導電膜Ｂをマスクとして一部除
去される。すなわち、Ｓｉ半導体層４１３上に残ってい
たＮ千生導体層４１３Ａは、第１導電膜Ａと第２導電膜
Ｂ以外の部分がセルファライン的にその厚さ全除去され
る。また、ソース電極４１４透明画素電極４２０は接続
される。その後、下部透明ガラス基板４００表面には窒
化珪素をプラズマＣＶＤ法により１μｍの膜厚に形成し
、ホトリソグラフィにより端子部等を露出させ、窒化珪
素保護膜４１７で画素全面を保護する。第５図は前記ま
での製造行程の平面図を示す。

導電層４８０は、窒化珪素膜４１７上にスパッタ法でク
ロム膜を５０〜１１００ｎの膜厚で形成し、ホトリソグ
ラフィ技術により、映像信号線４０１上に、約同−パタ
ーンになるように形成する。

前記と同様、クロム膜は、膜厚を必要以上に厚くすると
ストレスが大きくなるので、２００ｎｍの膜厚を越えな
い範囲で形成する。クロム膜の他に高融点金属膜（Ｍｏ
、Ｔｉ、Ｔａ、Ｗ）　、高融点金属−シリサイド膜（Ｍ
ｏ　Ｓ　ｉｚ、　Ｔ　ｉ　Ｓ　ｉｚ。

Ｔ　ａ　Ｓ　ｉｚ、　ＷＳ　ｉｚ）で形成してもよい。

液晶４５０は、下部透明ガラス基板４００と上部透明ガ
ラス基板４０３との間に形成された空間内に、液晶分子
の向きを設定する下部配向膜４１８及び上部配向膜４１
９に規定され、封入されている。下部配向膜４１８は、
下部透明ガラス基板４００側の導電膜４８０の上部に形
成される。上部ガラス基板４０３の内側（液晶側）の表
面には、カラーフィルタ４５１．有機保護膜４５２．共
通透明画素電極４５３および前記上部配向膜４１９が順
次積層して設けられている。前記共通透明画素電極４５
３は、下部透明ガラス基板４００側の画素毎に設けられ
た透明画素電極４２０に対向し、上部透明ガラス基板４
０３に一体となり形成されている。この共通透明画素電
極４５３には、コモン電圧Ｖ　ｃｏｗが印加されるよう
に構成されている。

本発明の、導電層４８０は、第１図Ｂの左側に示すよう
に導電ペースト４３０で、前記共通透明画素電極４５３
に接続され、画素部外に引き出され、コモン電圧Ｖｃｏ
ｍが印加されるように構成されている。遮電層４８０は
、特別な行程を経ることなく共通透明画素電極４５３と
接続でき同電位とすることができる。

カラーフィルタ４５１は、予め、下部透明ガラス基板４
００の下方に蛍光灯等のバックライトを取り付けた場合
、この光をカラーフィルター以外では遮光するため設け
られるブラックマスク４４０が形成されている、上部透
明ガラス基板４０３にアクリル樹脂等の樹脂材料で形成
される染色基材に染料を着色して構成されている。カラ
ーフィルタ４５１は１画素に対向する位置に各画素毎に
構成され、染め分けられている。カラーフィルタ４５１
は隣接する２本の映像信号線４０１間内に各画素間に渡
りストライプ状に形成されている。

カラーフィルタ４５１は次のようにして形成する。

まず、ブラックマスク４４０を形成する。ブラックマス
ク４４０はスパッタ法によりクロムを形成し、フォトリ
ソグラフィ技術でパターニングする。

その後、染色基材を形成し、フォトリソグラフィ技術で
赤色フィルタ形成領域以外の染色基材を除去する。染色
基材を赤色染料で染め、固着処理を施すことによって形
成される。その後、緑色フィルタ、青色フィルタを順次
形成する。

有機保護膜４５２は、前記カラーフィルタ４５１を異な
る、色に染め分けた染料が液晶に漏れることを防止する
ために設けられている。有機保護膜４５２は、例えば、
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。この液晶表示装置は、下部透明ガラス基板４
００．上部透明ガラス基板４０３側の各々の層を別々に
形成し、その後、上下透明ガラス基板４００及び４０３
を重ね合わせ、両者間に液晶を封入することによって組
み立てられる。前記第１図Ｂ、Ｃの中央部は一画素分の
断面を示しているが、左側は透明ガラス基板４００及び
４０３の左側縁部分、右側は、透明ガラス基板４００及
び４０３の右側縁部分である。

第１図Ａ、Ｂの左側、右側の各々に示すシール材４２０
は、液晶４５０を封入するように構成されており、液晶
封入口（図示していない）をのぞく透明ガラス基板４０
０及び４０３の縁周囲全体に沿って形成されている。シ
ール材４２０は、たとえば、エポキシ樹脂で形成されて
いる。

第１図Ｃの左側に示すように上部透明ガラス基板４００
側の共通透明画素電極４５３は、少なくとも１カ所にお
いて、銀ペースト４３０によって、下部透明ガラス基板
４００側に形成された外部引出し配線に接続されている
。この外部引出し配線は、前記ゲート電極４１１．ソー
ス電極４１４゜ドレイン電極４１５極の各々と同一行程
で形成されている。前述したようにこの行程で、導電層
４８０は少なくとも１カ所において、銀ペースト４３０
によって共通透明画素電極４５３に接続される。

前記配向膜４１８及び４１９．透明画素電極４２０、共
通透明画素電極４５３等は、シール材４２０の内側に形
成される。偏光板４３０及び４３１は下部透明ガラス基
板４００．上部透明ガラス基板４０３の各々の外側の表
面に形成されている。

以上本実施例によれば、電圧が印加される映像信号線４
８０と対向する共通透明画素電極４５３との間に発生す
る直流電圧は、導電層４８０が銀ペースト４３０を介し
て上部透明ガラス電極基板４００上に形成されている、
コモン電圧が印加される共通透明画素電極４５３に接続
さ九ているため映像信号線４０１と共通透明画素電極は
４５３は同電位となりキャンセルされる。

以下本発明の画素配列９回路構成、システム祷成を示す
。

第６図、第７図はともに下部透明ガラス基板４００の内
側（液晶側）から見た平面図であり、下部透明ガラス基
板４００上のパターンのみ示している。各画素は、隣接
する２本の走査信号線（ゲート信号線または水平信号線
）と隣設する２本の映像信号線（ドレイン信号線または
垂直信号線）との交差領域部（４本の信号線で囲まれた
領域内および信号線上）に配置されている。走査信号線
４０２は、行方向に延在し、列方向に複数本配置されて
いる。映像信号線４０１は、列方向に延在し、行方向に
複数本配置されている。また、共通電極信号線４３０が
各走査信号線４０２の間に走査信号線４０２と平行して
行方向に延在し。

列方向に複数本配置されている。

なお、これら信号線は液晶表示部の周辺でそれぞれ駆動
回路に接続されている。すなわち、各走査信号線４０２
は、行方向に延在した先端、例えば、左端で透明ガラス
基板上に端子部に接続され、さらに、各端子はＴＡＢに
接続され、ＴＡＢ上の半導体基板内の走査信号駆動回路
の各出力部に接続されている。各映像信号線４０１は、
列方向に延在した先端、すなわち、上端及び下端で一本
毎に互い違いに引出されてそれぞれ端子部に接続され、
さらに、各端子はＴＡＢに接続され、ＴＡＢ上の半導体
基板内の映像信号駆動回路の各出力部に接続されている
。また、共通電極信号線４３０は、行方向に延在した先
端、例えば、右端で共通の電極に接続され、この共通電
極は端子部に接続され、さらに、この端子部はＦＰＣ上
の電極に接続され、共通電極駆動回路の出力部に接続さ
れている。

第６図に示すように、各画素の薄膜トランジスタ４１０
は一画素に一個配置されている。薄膜トランジスタ４１
０は、主に、ゲート電極４１３゜絶縁膜、非晶質Ｓｉ半
導体４１３．一対のソース電極４１５及びドレイン電極
４１４で構成されている。なお、ソース・トレインは本
来その間のバイアス極性によって決まり、本表示装置で
はその極性は動作中反転するので、ソース・ドレインは
動作中入れ替わると理解されたい。ただし、以下の説明
では便宜上一方をソース、他方をトレインと固定して表
現する。第６図に示すように、本来明の画素では、薄膜
トランジスタＴＦＴ４１０は画素の下側の走査信号線４
０２上に配置され、この走査信号線４０２が薄膜トラン
ジスタ４１０のゲート電極になっている。また、薄膜ト
ランジスタ４１０のチャンネル方向（ソース・ドレイン
間を電流が流れる方向）は映像信号線４０１の方向と平
行になるように配置されている。ソース電極４１４は、
薄膜トランジスタ４１０の上側に配置され、その端部は
透明画素電極４２０に接続されている。ドレイン電極４
１５は、薄膜トランジスタ４１０の下側に配置され、画
素の左側の映像信号線４０１に接続されている。すなわ
ち、本実施例では画素は下側の走査信号線４０２と左側
の映像信号線４０１によって制御されている。薄膜トラ
ンジスタ４１０のチャンネル長Ｌ（ソース・ドレイン電
極間の距離）とチャンネル幅Ｗの比、すなわち、相互コ
ンダンタンスｇｍを決定するファクタＷ／Ｌは本実施例
では約３に設定されている。

この値はフレーム周波数、走査信号線数、薄膜トランジ
スタの移動度、液晶容量値、完全保持容量値などに加え
、加工時の寸法シフトを考慮して設定される。

共通電極信号線４３０は走査信号線４０２の間に配置さ
れている。共通電極信号線４３０と走査信号線４０２と
の間隔はほぼ一定となっている。

共通電極信号線４３０と透明画素電極４２０との交差部
には完全保持容量３１０が形成されている。

薄膜トランジスタ４１０のＷ／Ｌ、ソース電極４１４と
走査信号線４０２の重なり容量（Ｃｇｓ）などによって
一画素あたりに必要な完全保持容量３１０の容量値が決
まり、絶縁膜の単位面積あたりの容量値から完全保持容
量３１０の面積が決定される。本実施例では完全保持容
量３１０は、長方形であり、左右方向の幅は透明画素電
極４２０の幅と同一で、これより上下方向の幅が決定さ
れている。透明画素電極４２０上には乗り越え電極３２
３が設けられている。乗り越え電極３２３は。

例えば、ソース・ドレイン電極と同一の層で形成され、
共通電極信号線４３０に重なっている部分と重なってい
ない部分の透明画素電極３０９を電気的に接続している
。これによって、共通電極信号線４３０の段差部での透
明画素電極３０９の断線による表示不良を防止している
。走査信号線４０２及び共通電極信号線４３０と映像信
号線４０１との交差部には、これら信号線間のショート
を低減するために、薄膜トランジスタ４１０の非晶質８
１半導体４１３と同一の層からなる非晶質Ｓｉ半導体３
０５，３１１が設けられている。

透明画素電極４２０は、映像信号線４０１．非晶質Ｓｉ
半導体３０５，３１１．ドレイン電極４１５などとショ
ートしない範囲で最大限の面積に設定されている。透明
画素電極４２０の端部には遮光層３１２，３１３，３１
４，３１５が設けられ、透明画素電極４２０の周辺から
の光の漏れを部分的に防いでいる。透明画素電極４２０
はソース電極４１４と同一の電位であって、透明画素電
極４２０への映像信号線４０１の電位の書き込み、およ
び、透明画素電極４２０の電位の保持は、薄膜トランジ
スタ４１０のＯＮ、ＯＦ’Ｆによって制御されている。

第１図Ａに示した構成の画素は。

第６図に示すように行方向、及び、列方向に画素の横寸
法３１６、及び、縦寸法３１７を繰返しピッチとして配
置されている。このようにして形成されている下部透明
ガラス基板に対向して、上部透明ガラス基板が設けられ
ている。第７図は画素を複数配置した液晶表示部の要部
の上部透明ガラス基板のカラーフィルタパターンを示し
たものである。第７図では、下部透明ガラス基板上の画
素パターンとカラーフィルタパターンの位置関係を明ら
かにするために、１ドツト分を第１図Ａの画素の横寸法
３１６、及び、縦寸法３１７について枠を破線で示して
いる。なお、第７図のカラーフィルタのパターンは、上
部透明ガラス基板の背面（液晶の反対側）から見た平面
図である。第７図から明かなように、カラーフィルタは
、画素に対向する位置に各画素毎に構成され染め分けら
れている。すなわち、カラーフィルタは、画素と同様に
、隣接する２本の走査信号線と隣接する２本の映像信号
線との交差領域部に形成されている。上部透明ガラス基
板の内側（液晶側）の表面上には、遮光層４４０．赤色
フィルタ層（Ｒ）３１９．緑色フィルタ層（Ｇ）３２０
．青色フィルタ層（Ｂ）３２１のパターンが形成され、
さらに、液晶表示部全体にわたって共通透明電極が設け
られている。

赤色フィルタ層（Ｒ）３１９．緑色フィルタ層（Ｇ）３
２０．青色フィルタ層（Ｂ）３２１のバターンは列方向
に延在し、行方向にＲ，Ｇ、Ｂの順で配置されている。

すなわち、フィルタの色は列方向については単一色とな
っている。このように、カラーフィルタは縦ストライプ
配置構造となっている。第８図は、下部透明ガラス基板
上の画素パターンと上部透明ガラス基板上のカラーフィ
ルターパターンを同時に示したものである。本発明の液
晶表示装置においては、並置されているＲ２Ｏ，Ｂそれ
ぞれの画素の色が混色されることにより多色表示が行な
われる。すなわち、横方向に並置された３個の画素で表
示の１単位（１ドツト）３２２が構成されている。１ド
ツト３２２の横寸法と縦寸法はほぼ同一になるように設
定されている。したがって、１画素の横寸法３１６は縦
寸法３１７のほぼ３分の１に設定されている。

以上のような構造のドツトが所望の個数配置され、液晶
表示部が構成されている。液晶表示部の下部透明ガラス
基板の背面（液晶の反対側）には光源（バックライト）
が設置されている。下部透明ガラス基板上の画素の透明
画素電極と、上部透明ガラス基板上の共通透明電極との
間の電圧（交流電圧の実効値）が、上下ガラス基板間の
液晶に印加されることにより液晶の配向状態が変化し、
バックライトの光透過率を変化させることにより表示が
行われる。液晶表示装置の精細度を高くするためには１
ドツトの寸法が小さく設定される。

たとえば、１ドツトの寸法を０．２ｗａ程度とすること
により高い精細度が実現される。

次に本発明の詳細な内容を提供する、駆動方法などを説
明する。

第９図に本発明による液晶デイスプレィシステムの構成
例を示す。システムは、ワークステーション、パーソナ
ルコンピュータ、ワードプロセッサー等の情報処理シス
テム２２０とデイスプレィシステム２００により構成さ
れている。

デイスプレィシステム２００は、液晶デイスプレィパネ
ル２０２．光源２０１．光源調整回路２０３、画像デー
タ発生回路２０４Ａとタイミング信号発生回路２０４Ｂ
で構成されたコントロール回路２０４．液晶の明るさ、
コントラスト調整回路２０５．蓄積容量駆動電圧発生回
路２０５゜共通電極駆動電圧発生回路２０６、により構
成されている。

液晶デイスプレィモジュール２０２は、液晶パネル２１
７．信号電圧及び走査電圧を発生する信号回路２０７及
び走査回路２０８で構成されている。

液晶パネル２１７は、ａ−５ｉ、ｐ−５ｉ等で構成され
た、薄膜トランジスタ２１１．蓄積容量２１２、液晶２
１３．前記薄膜トランジスタを駆動するための信号線２
１０及び走査線２０９、により構成されている。

蓄積容量駆動電圧発生回路２０５で発生するＶｓｔｇ電
圧及び、共通電極電圧発生回路２０６で発生するＶｃｏ
■電圧は、蓄積容量共通＠２１５及び、共通電極端子２
１３にそれぞれ印加されるが、これらは、同一の電圧レ
ベル、位相でもよく特に限定するものではない。

また、蓄積容量２１２と蓄積容量共通線２１５との接続
方法は、第１０図に記載した接続例でもよく、特に限定
するものでない。さらに、信号線２１０と信号回路２０
７との接続方法は、第１１図に記載した接続例のように
信号線を上下方向に交互に引き出して、それぞれの信号
線を信号回路２０７Ａと信号回路２０７Ｂに接続しても
よく特に限定するものでない。

第１０図、第１１図では、省略しであるが、走査線２０
９と走査回路２０８との接続方法についても特に限定す
るものでない。

第９図において、信号回路２０７及び走査回路２０８の
一部または、すべての回路を液晶パネルと一体にすると
装置が簡素化でき、接続等の信頼性が向上し、低価格化
に有利であるにの時の。

信号回路及び走査回路の構成手段は、（１）液晶パネル
２１７上に前記回路をａ−５ｉ、ｐ−５ｉ等の薄膜トラ
ンジスタで構成する手段、（２）前記回路を形成した単
結晶Ｓｉ基板を液晶パネル２１７に取り付ける手段、（
３）前記２つの手段を組み合わせた手段の各構成手段を
取ることができるが特に限定するものでない。

第１２図に、液晶デイスプレィモジュール２０２の一実
施例を示す。液晶デイスプレィモジュール２０２は、液
晶パネル２１８、信号回路基板２２７〜２３４、走査回
路基板２２２〜２２４、共通電極電圧Ｖｃｏｍ及び蓄積
容量電圧Ｖ　ｓｔｇの引出基板２２５．２５６，２３５
，２３６、信号供給基板２２０により構成されている。

前記信号供給基板２２０には、信号ケーブル２２１を経
由して画像データ信号、電源電圧等が供給される。

信号回路基板２２７〜２３４及び、走査回路基板２２２
〜２２４の一実施例を第１３図に示す。

回路基板は、パターン配線を施した有機フィルム等に信
号回路又は、走査回路形成した積層回路２３７Ａを取り
付けたものである。パターン配線２３７Ｂは走査電圧又
は、信号電圧の出力・端子。

パターン配線２３７Ｃは、集積回路２３７Ａを動作させ
るための画像データ信号、及び電源電圧の入力端子であ
る。

共通電極電圧Ｖｃｏｍは、共通電極端子２３８に加えら
れ、さらに蓄積容量電圧Ｖ　ｓｔｇは、蓄積容量共通線
２１５に加えられる。

なお、引出基板２２５，２２６，２３５，２３６を有機
フィルム等の弾力性のある基板で構成すると、実装上都
合がよい。

第１４図に本発明の係る液晶デイスプレィを応用したシ
ステム例を示す。

第１４図（Ａ）は、液晶デイスプレィを卓上型コンピュ
ータの表示部に応用した例で、コンピュータ本体１．キ
ーボード２及び液晶デイスプレィ３により構成される。

従来の陰極線管（以下ＣＲＴと略す）によるデイスプレ
ィと比較すると、軽くしかも少ない面積で設置できる特
徴を有している。

特に、１台のコンピュータ本体１に対して複数のキーボ
ード２及び液晶デイスプレィ３により複数の操作者が同
時に作業できるシステムや、さらに軽量化が要求される
膝乗せ型のコンピュータに適用することによりその特徴
が十分に発揮される。

したがって、液晶デイスプレィをコンピュータの表示部
に用いることにより、ノートブック型を始めとする軽量
、省スペースの個人用途向けのコンピュータを実現でき
る。

第１４図（Ｂ）は液晶デイスプレィの他の応用例で、投
射型のデイスプレィの光シヤツタ一部に液晶デイスプレ
ィを用いた例である。システムの構成は、液晶デイスプ
レィ及び光学系を含む投射部４．スクリーン５および図
示していないビデオ信号処理部から成る。外部から入力
されたビデオ信号は、ビデオ信号処理部により液晶デイ
スプレィの表示に必要な信号形式、たとえばノンインタ
ーレースのＲＧＢデジダル信号等に変換され液晶デイス
プレィ上に画像が表示される。この表示画像は光学系を
通してスクリーン上に結像される。

これらの構成要素の内、光シヤツタ一部は光学系の寸法
を決定する主要因で、多数の画素を小面積のパネルに納
めることが可能な液晶デイスプレィを用いることにより
光シヤツタ一部の小型化が図れ、光学系全体も小さくす
ることができる。

この他にも、液晶デイスプレィの小型あるいは軽量とい
う特徴を用いることにより、カラーの小型モニターや大
型の壁かけテレビを実現することができる。

他の実施例 本発明の他の実施例を、第１５図に示す。第１５図は実
施例１で示した構造をさらに改良して、透明画素電極４
２０を取り囲むように導電層４８０を形成したものであ
る。他の構成は第１図と同様である。導電層４８０は映
像信号線４０１．走査信号線４０２および映像信号線４
０１から薄膜トランジスタ４１０へ延長されるドレイン
電極４１５および蓄積容量４３０を連結する線等電圧が
印加される部分上に形成されている。この導電層４８０
は、実施例１と同様映像信号線４０１と対向する共通透
明画素電極４５３以外に走査信号線４０２゜蓄積容量４
３０を連結する線あるいは映像信号線４０１から薄膜ト
ランジスタ４１０へ延長されるドレイン電極４１５と対
向する共通透明画素電極４５３間で発生する直流電圧を
キャンセルすることができる。

また、導電層４８０は遮光性の高いクロム膜あるいはア
ルミニウム膜で形成されている。このため、薄膜トラン
ジスタ４１０は遮光性の高い導電層４８０で覆われてお
り、ゲート電極４１１とによってサンドイッチにされ外
部の自然光や蛍光灯等のバックライトを取り付けた場合
の、漏れた光があたらなくなり、光電効果による画像の
反転現象はなくなる６ 他の実施例 本発明の他の実施例を、第１６図に示す。第１６図は実
施例１で示した構造をさらに改良して第１図のカラーフ
ィルタに形成されているブラックマスク４４０と同形状
に導電層４８０を形成したものである。他の構成は第１
図と同様である。

導電層４８０はブラックマスク４４０と同形状にするこ
とにより、上部透明ガラス基板４０３と下部透明ガラス
基板４００の両者の合わせ精度を考慮することなく貼合
わせられ、開口率の向上及び画素面積の縮小ができる。

すなわち、画素に対して光を遮光するブラックマスクの
寸法は、外部の自然光や蛍光灯等のバックライトを取り
付けた場合の、光の漏れに対して決定され、さらに製造
行程における合わせ精度を加味して決定される。

上部透明ガラス基板４０３と下部透明ガラス基板４００
の両者の合わせ精度は、通常５〜１０μｍ取られる。画
素の製造装置（露光装置、エツチング装置）の合わせ精
度は１通常１〜２μｍである。

本実施例の場合、画素部を形成する行程でブラックマス
クと共通化できる導電層４８０を形成しているため、下
部透明ガラス基板４００に規定されることなく、あるい
は合わせ精度を拡大し形成できるため、開口率および画
素面積を縮小できる。

さらに、本実施例により第１図の上部透明ガラス基板４
０３に形成されているブラックマスク４４０は採用しな
くてもよくなる。しかし、カラーフィルタ材との密着性
等を考慮した場合、ブラックマスクは必須条件となる（
一般的にカラーフィルタ基材はガラス基板との密着性が
悪いといわれている）。遮光性のある導電層が下部透明
ガラス基板存在するため、カラーフィルタ設計の自由度
が拡大する。その実施例を次に示す。

他の実施例 本発明の他の実施例を、第１７図、第１８図に示す。前
述した他の実施例で通入たように、カラーフィルタの密
着性を考慮して製造した例である。

第１７図は、下部透明ガラス電極４００に形成した画素
と同形状に形成したブラックマスク４４０上にカラーフ
ィルタ４５１を形成した例を示している。ブラックマス
ク４４０は、下部透明ガラス電極の画素に形成した第１
６図の導電層４８０があるため２重に遮光膜を取り付け
ることができ遮光性が向上する。また、加工精度を考慮
した場合。

それより内側になるように、すなわち下部透明ガラス基
板４００と上部透明ガラス基板４０３との合わせ精度以
上内側に開口を拡大できるため、加工精度の向上を図れ
る。このとき、開口率に影響を与えることなく形成でき
る。また、ブラックマスク４４０が部分的に開口部側に
突出しているようにしているため、カラーフィルタ４５
１とブラックマスク４４０との接着面積を確保でき、カ
ラーフィルタ４５１の接着強度を低下させることなく形
成できる。

同様に、第１８図は画素側の蓄積容量４３０部分にまた
がってブラックマスク４４０を形成した例である。第１
７図と同様に、カラーフィルタ４５１とブラックマスク
４４０との接着面積が増大して、カラーフィルタ４５１
の接着強度が増大する。

以上のように、画素側にブラックマスクが形成されてい
るため、開口率にとられれることなくカラーフィルタを
形成でききる。

〔発明の効果〕

映像信号線および走査信号線の電圧が印加される配線上
に導電層を設け、共通透明画素電極と接続させることに
より、電位差がほぼゼロとすることができ、両者間に生
じる直流電圧をキャンセルでき、劣化の防止、信頼性の
向上が図れる６上記導電層は遮光性を有し、画素上を覆
うように形成されているため、表示画素間の隙間から自
然光あるいは蛍光灯等のバックライトからの光が漏れに
よるコントラストの低下が防止でき、高画質表示ができ
る。

また、薄膜トランジスタに不要な光が入射した場合、光
導電効果により画面の反転を防止でき表示画質の向上が
図れる。

【図面の簡単な説明】

第１図（Ａ）は本発明の詳細な説明するアクティブマト
リックス方式の液晶表示装置の液晶表示部の一画素を示
す平面図、第１図（Ｂ）、（ｃ）は第１図（Ａ）のＡ−
Ａ、Ｂ−Ｂ断面図、第２図。 第３図、第４図、第５図は第１図（Ａ）の製造行程にお
ける途中行程の平面図、第６図は第１図の画素を配列し
た平面図、第７図は第６図の画素と重ね合わせられるカ
ラーフィルタの配置平面図。 第８図は第６図面素と第７図のカラーフィルタを重ね合
わせた平面図、第９図、第１０図、第１１図は本発明の
詳細な説明する液晶デイスプレィシステムの構成例の等
価回路図、第１２図は本発明の詳細な説明する液晶デイ
スプレィモジュールを示す図、第１３図は第１２図の回
路基板の平面図、第１４図−は本発明の詳細な説明する
液晶デイスプレィを応用したシステムを示す図、第１５
図、第１６図は本発明の他の実施例を説明した画素部配
置の平面図、第１７図、第１８図は本発明の他の実施例
を説明するカラーフィルタの平面図、第１９図は従来例
を説明する液晶デイスプレィシステムの等価回路図、第
２０図は従来例を特明する画素の平面図、第２１図は従
来例を説明する薄膜トランジスタの断面図である。 ４０１・・・映像信号線、４０２・・・走査信号線、４
１０・・・薄膜トランジスタ、４１１・・・ゲート電極
、４１２・・・ゲート絶縁膜、４１３・・・Ｓｉ半導体
層、４１５・・・ドレイン電極、４２０・・・透明電極
、４３０・・・銀ペースト、４５０・・・液晶、４５１
・・・カラーフィル第１ 図 （ハラ 第 図 第！；図 第６図 覚 図 垢 区 第９１２１ 釆ｌθ図 第１２１２］ 第１３図 ３７Ｃ １１Ｊ／４図 （Ｂ） 第 図 第７６図 第 １ｇ 口 ｌｌ 第 図

Claims (1)

1. 【特許請求の範囲】 １、複数の走査電極とそれに交差した複数の信号線とそ
   れぞれの交点に薄膜トランジスタと透明電極からなる第
   １の基板と、該基板に対向するカラーフィルタと共通透
   明画素電極からなる第２の基板間に液晶等の電気光学物
   質を挟持したアクティブマトリックス液晶表示装置にお
   いて、少なくとも、前記信号電極線上に絶縁膜を介して
   導電層を設けたことを、特徴とするアクティブマトリッ
   クス液晶表示装置。 ２、請求項第１項において、導電層と上記共通透明画素
   電極と同電位にしたことを特徴とするアクティブマトリ
   ックス液晶表示装置。 ３、請求項第１項において、導電層は透明電極を取り囲
   むように絶縁膜を介して設けたことを特徴とするアクテ
   ィブマトリックス液晶表示装置。 ４、請求項第１項において、導電層は遮光性を有する導
   電物質としたことを特徴とするアクティブマトリックス
   液晶表示装置。 ５、請求項第１項において、導電層は外部からの光に対
   して、遮閉するに足りうる形状としたことを特徴とする
   アクティブマトリックス液晶表示装置。 ６、請求項第５項において、導電層はカラーフィルタ側
   に設けられる遮光膜と同一形状としたことを特徴とする
   アクティブマトリックス液晶表示装置。 ７、請求項第１項において、走査信号電極線、ゲート電
   極を同時に形成する行程、ゲート絶縁膜となる第１の絶
   縁膜を形成する行程、薄膜トランジスタを構成する、半
   導体層、ドレインおよびソース電極と並びに信号電極線
   を形成する行程、第１の基板の全面を保護する第２の絶
   縁膜を形成する行程、対向する第２の基板の共通透明画
   素電極と対向する導電層を形成する行程を具備したこと
   を特徴とするアクティブマトリックス液晶表示装置の製
   造方法。 ８、請求項第１項において、導電層は第２の基板に形成
   されている共通透明画素電極板に導電性物質で接続した
   ことを特徴とするアクティブマトリックス液晶表示装置
   。 ９、請求項第１項において、遮光膜、カラーフィルタお
   よび共通透明画素電極で構成されている第２の基板にお
   いて、該遮光膜が部分的に突出していることを特徴とす
   るアクティブマトリックス液晶表示装置。