JPH0480879B2 - - Google Patents
Info
- Publication number
- JPH0480879B2 JPH0480879B2 JP9539084A JP9539084A JPH0480879B2 JP H0480879 B2 JPH0480879 B2 JP H0480879B2 JP 9539084 A JP9539084 A JP 9539084A JP 9539084 A JP9539084 A JP 9539084A JP H0480879 B2 JPH0480879 B2 JP H0480879B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- annealing
- film
- implanted
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 15
- 150000002484 inorganic compounds Chemical class 0.000 claims description 6
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000001228 spectrum Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明はGaAs、InP等の化合物半導体にＮ型
もしくはＰ型の不純物となり得るイオンを注入し
た後、化合物半導体を高温にてアニールし、イオ
ン注入層を活性化させる方法に関するものであ
る。
もしくはＰ型の不純物となり得るイオンを注入し
た後、化合物半導体を高温にてアニールし、イオ
ン注入層を活性化させる方法に関するものであ
る。
GaAs等の化合物半導体結晶基板を用いイオン
注入によつてトランジスタや集積回路を製作する
場合、アニールの工程は導電層を形成する上で不
可欠である。アニールは一般にイオン注入された
化合物半導体基板を抵抗加熱炉で数十分間高温加
熱処理するものである。加熱温度は基板に含まれ
る蒸気圧の高い成分例えばAsやＰが蒸発を開始
する温度より高いため基板が熱分解を生じるとい
う問題があつた。このためアニールによつて基板
表面に形成する導電層の電気的性質が変動し、バ
ラツキが大きいという問題があつた。
注入によつてトランジスタや集積回路を製作する
場合、アニールの工程は導電層を形成する上で不
可欠である。アニールは一般にイオン注入された
化合物半導体基板を抵抗加熱炉で数十分間高温加
熱処理するものである。加熱温度は基板に含まれ
る蒸気圧の高い成分例えばAsやＰが蒸発を開始
する温度より高いため基板が熱分解を生じるとい
う問題があつた。このためアニールによつて基板
表面に形成する導電層の電気的性質が変動し、バ
ラツキが大きいという問題があつた。
これを防ぐため蒸気圧の高い成分の蒸気圧下で
アニールしたり蒸発を防ぐための保護膜例えば、
SiO2膜やSi3N4膜を基板表面に形成した後にアニ
ールする方法が採られている。しかしながら前者
の方法では蒸気圧の高い成分を含むガスが有毒で
あるため操作や処理が複雑なプロセスとなり、生
産性が著しく低いという問題が残る。一方、後者
では保護膜の形成法、形成条件によつて膜の性質
が異なるため安定性、再現性が低くアニール中に
保護膜が割れる等の問題がある。
アニールしたり蒸発を防ぐための保護膜例えば、
SiO2膜やSi3N4膜を基板表面に形成した後にアニ
ールする方法が採られている。しかしながら前者
の方法では蒸気圧の高い成分を含むガスが有毒で
あるため操作や処理が複雑なプロセスとなり、生
産性が著しく低いという問題が残る。一方、後者
では保護膜の形成法、形成条件によつて膜の性質
が異なるため安定性、再現性が低くアニール中に
保護膜が割れる等の問題がある。
また、従来のアニール法は電気炉で数十分間高
熱温処理するため基板結晶内の残留不純物である
CrやMnが拡散や表面近傍での高濃度化等を起こ
し、イオン注入された原子と相互に影響を及ぼす
ことが知られている。このためアニールによる活
性化率が不安定となり、トランジスタや集積回路
の電気特性を制御することが困難となつている。
さらに従来のアニール法では注入された原子がア
ニール中に表面と平行な方向に十分の数ミクロン
も拡散する横方向拡散も知られている。このため
注入領域、例えば実効ゲート長が変化することに
なり1μｍという微細加工が必要な素子製造の面
からは重大な問題となる。
熱温処理するため基板結晶内の残留不純物である
CrやMnが拡散や表面近傍での高濃度化等を起こ
し、イオン注入された原子と相互に影響を及ぼす
ことが知られている。このためアニールによる活
性化率が不安定となり、トランジスタや集積回路
の電気特性を制御することが困難となつている。
さらに従来のアニール法では注入された原子がア
ニール中に表面と平行な方向に十分の数ミクロン
も拡散する横方向拡散も知られている。このため
注入領域、例えば実効ゲート長が変化することに
なり1μｍという微細加工が必要な素子製造の面
からは重大な問題となる。
これに対し、近年赤外線ランプによるアニール
法が報告されている。図２はその一例である。基
板を急速に加熱できるという特徴から従来法のア
ニールより約２桁短いアニール時間が可能であ
り、従つて横方向拡散も抑制できると共に蒸気圧
の高いAsやＰの成分の蒸発も最小限に低減でき
ると報告されている。しかしながら、AsやＰの
蒸発は原理的に皆無にできない。例えば、800℃
で10秒間熱処理しただけでも鏡面研磨された
GaAs基板表面の全面にわたつて微小な斑点が生
じ、いわゆるAs抜けが観察され、AsやＰの蒸発
については依然問題が残つている。
法が報告されている。図２はその一例である。基
板を急速に加熱できるという特徴から従来法のア
ニールより約２桁短いアニール時間が可能であ
り、従つて横方向拡散も抑制できると共に蒸気圧
の高いAsやＰの成分の蒸発も最小限に低減でき
ると報告されている。しかしながら、AsやＰの
蒸発は原理的に皆無にできない。例えば、800℃
で10秒間熱処理しただけでも鏡面研磨された
GaAs基板表面の全面にわたつて微小な斑点が生
じ、いわゆるAs抜けが観察され、AsやＰの蒸発
については依然問題が残つている。
本発明はこのような従来法の欠点を解消し、化
合物半導体の熱分解を防ぐと同時に横方向の拡散
を抑制し得るアニール方法を提供するものであ
る。
合物半導体の熱分解を防ぐと同時に横方向の拡散
を抑制し得るアニール方法を提供するものであ
る。
以下、実施例に即して、本発明を説明する。図
２は化合物半導体としてGaAs基板を用いる場合
の本発明によるアニール法の構成を図示したもの
である。一度真空排気された後、N2ガスを満た
した石英管１１の内部中央に石英治具１２を介し
て保持された厚さ数mmのカーボングラフアイト板
１３上に両面に厚さ1000ÅのSi3N4膜１４をプラ
ズマCVD法で形成したGaAs基板１５をイオン注
入された面を上にして置き、その上に同様に両面
に1000ÅのSi3N4膜１４′を形成したGaAs基板１
５′をのせて石英管１１の外部よりGaAs基板１
５の両面からランプヒータ１６を用いて照射して
加熱させる。アニール温度は、GaAs基板１５の
近傍に設置した熱電対により測定し、これを基準
にしてランプに印加する電力をPID制御すること
により、加熱速度、アニール温度を一定にした。
本発明になるアニール法で900℃10秒間アニール
した試料は従来の電気炉で、800℃20分アニール
した試料と同等のキヤリア濃度プロフアイルを示
した。
２は化合物半導体としてGaAs基板を用いる場合
の本発明によるアニール法の構成を図示したもの
である。一度真空排気された後、N2ガスを満た
した石英管１１の内部中央に石英治具１２を介し
て保持された厚さ数mmのカーボングラフアイト板
１３上に両面に厚さ1000ÅのSi3N4膜１４をプラ
ズマCVD法で形成したGaAs基板１５をイオン注
入された面を上にして置き、その上に同様に両面
に1000ÅのSi3N4膜１４′を形成したGaAs基板１
５′をのせて石英管１１の外部よりGaAs基板１
５の両面からランプヒータ１６を用いて照射して
加熱させる。アニール温度は、GaAs基板１５の
近傍に設置した熱電対により測定し、これを基準
にしてランプに印加する電力をPID制御すること
により、加熱速度、アニール温度を一定にした。
本発明になるアニール法で900℃10秒間アニール
した試料は従来の電気炉で、800℃20分アニール
した試料と同等のキヤリア濃度プロフアイルを示
した。
また上記条件のランプアニール法を適用し、実
際にピンチオフ電圧が−0.5V〜−1.2Vの範囲で、
GaAs電界効果トランジスタを作製したところ、
17mm×17mmの領域中の6000〜7000個のFETのピ
ンチオフ電圧のバラツキが１シグマで100ｍＶと
いう結果を得た。ちなみに基板１５′をのせずに
アニールした場合はピンチオフ電圧は同じでバラ
ツキのみが１シグマで200〜150ｍＶと大きくな
り、かつ再現性が悪化した。このことから基板１
５′がGaAs基板１５とSi3N4膜１４の両者の熱分
解を防ぐことに有効であることが確認できた。
際にピンチオフ電圧が−0.5V〜−1.2Vの範囲で、
GaAs電界効果トランジスタを作製したところ、
17mm×17mmの領域中の6000〜7000個のFETのピ
ンチオフ電圧のバラツキが１シグマで100ｍＶと
いう結果を得た。ちなみに基板１５′をのせずに
アニールした場合はピンチオフ電圧は同じでバラ
ツキのみが１シグマで200〜150ｍＶと大きくな
り、かつ再現性が悪化した。このことから基板１
５′がGaAs基板１５とSi3N4膜１４の両者の熱分
解を防ぐことに有効であることが確認できた。
本発明を構成する要件の一つはランプからの熱
線として赤外線のみならず、赤外線よりも波長の
短い光をも利用することにある。化合物半導体は
赤外領域の光線に対して大きな透過率を有してい
るため赤外線による化合物半導体基板の加熱は実
質上効率が極めて小さくなる。そこで本発明では
赤外線より短波長な光で基板を直接加熱すると同
時に赤外線で基板を載せたカーボングラフアイト
治具を加熱することにより、加熱効率を著しく向
上することにある。
線として赤外線のみならず、赤外線よりも波長の
短い光をも利用することにある。化合物半導体は
赤外領域の光線に対して大きな透過率を有してい
るため赤外線による化合物半導体基板の加熱は実
質上効率が極めて小さくなる。そこで本発明では
赤外線より短波長な光で基板を直接加熱すると同
時に赤外線で基板を載せたカーボングラフアイト
治具を加熱することにより、加熱効率を著しく向
上することにある。
さらにもう一つの要件は化合物半導体基板の少
なくともイオン注入された面に無機化合物の保護
膜を形成し、かつ、その上に同一構造の基板を置
いてアニールすることにある。これにより蒸気圧
の高い成分の蒸発を完全に阻止することが可能と
なる。この目的から考えるに無機化合物膜として
は実施例のSi3N4膜やプラズマCVD法に何ら限定
されるものではなく、他にSiO2膜、Al2O3膜AlN
膜等を周知の製法で形成することも可能である。
なくともイオン注入された面に無機化合物の保護
膜を形成し、かつ、その上に同一構造の基板を置
いてアニールすることにある。これにより蒸気圧
の高い成分の蒸発を完全に阻止することが可能と
なる。この目的から考えるに無機化合物膜として
は実施例のSi3N4膜やプラズマCVD法に何ら限定
されるものではなく、他にSiO2膜、Al2O3膜AlN
膜等を周知の製法で形成することも可能である。
さらにアニールは化合物半導体基板に高温で不
必要な化学反応を生じないために不活性ガス中で
行なえば本発明の目的を満たすことから雰囲気は
実施例のN2ガスに何ら限定されるものではなく、
N2の他にAr、He等の不活性ガスやH2ガス及び
それらの混合ガスも適用できることを付言する。
必要な化学反応を生じないために不活性ガス中で
行なえば本発明の目的を満たすことから雰囲気は
実施例のN2ガスに何ら限定されるものではなく、
N2の他にAr、He等の不活性ガスやH2ガス及び
それらの混合ガスも適用できることを付言する。
図１は本発明によるアニール法の構成例を図示
したものであり、図２は従来のアニール法の構成
例である。 １１……石英管、１２……石英治具、１３……
カーボングラフアイト板、１４，１４′……無機
化合物膜、１５，１５′……化合物半導体基板、
１６……ランプヒータ。
したものであり、図２は従来のアニール法の構成
例である。 １１……石英管、１２……石英治具、１３……
カーボングラフアイト板、１４，１４′……無機
化合物膜、１５，１５′……化合物半導体基板、
１６……ランプヒータ。
Claims (1)
- １ Ｎ型またはＰ型となりうるイオンを注入され
た化合物半導体基板の少なくともイオン注入され
た側の表面に無機化合物膜を形成し、該基板のイ
オン注入された側の表面上に、無機化合物膜を形
成した同一構造の半導体基板を、両基板の無機化
合物膜が互いに接するように重ね赤外線及びそれ
より短い波長域にスペクトルをもつランプにて該
化合物半導体を照射して加熱することを特徴とす
る化合物半導体のアニール法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9539084A JPS60239399A (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9539084A JPS60239399A (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239399A JPS60239399A (ja) | 1985-11-28 |
| JPH0480879B2 true JPH0480879B2 (ja) | 1992-12-21 |
Family
ID=14136316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9539084A Granted JPS60239399A (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239399A (ja) |
-
1984
- 1984-05-11 JP JP9539084A patent/JPS60239399A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60239399A (ja) | 1985-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Thin film MOSFET’s fabricated in laser‐annealed polycrystalline silicon | |
| US4576652A (en) | Incoherent light annealing of gallium arsenide substrate | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPH0325951B2 (ja) | ||
| JPH0263294B2 (ja) | ||
| JPH0480880B2 (ja) | ||
| US4820651A (en) | Method of treating bodies of III-V compound semiconductor material | |
| JPS60239030A (ja) | 化合物半導体のアニ−ル法 | |
| JPH0480879B2 (ja) | ||
| JPS637624A (ja) | ３−ｖ族化合物半導体材料中への導電形付与物質の拡散方法 | |
| JPH0480878B2 (ja) | ||
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JPS603124A (ja) | 化合物半導体のアニ−ル法 | |
| JPS6130030A (ja) | 多元素半導体のアニ−ル方法 | |
| JPS61289620A (ja) | 半導体薄膜の熱処理方法 | |
| JPS6175517A (ja) | 化合物半導体基板のアニ−ル法 | |
| Rosenblatt et al. | Rapid thermal annealing of Si-implanted GaAs | |
| Chan et al. | Rapid Thermal annealing of si implanted GaAs | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPS60227416A (ja) | 半導体基板のアニ−ル方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| Biedenbender et al. | Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs | |
| Yagita et al. | Cr gettering by Ne ion implantation and the correlation with the electrical activation of implanted Si in semi‐insulating GaAs | |
| JPS62271420A (ja) | 半導体基体の処理装置 | |
| JPH02291119A (ja) | 化合物半導体基板の熱処理方法 |