JPH0480931A - Semiconductor device and formation thereof - Google Patents
Semiconductor device and formation thereofInfo
- Publication number
- JPH0480931A JPH0480931A JP2195780A JP19578090A JPH0480931A JP H0480931 A JPH0480931 A JP H0480931A JP 2195780 A JP2195780 A JP 2195780A JP 19578090 A JP19578090 A JP 19578090A JP H0480931 A JPH0480931 A JP H0480931A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tab
- semiconductor device
- bonding wire
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特にタブ吊りリードに支
持されたタブに半導体ペレットを搭載し、この半導体ペ
レットの外部端子とインナーリードとの間をボンディン
グワイヤで接続する半導体装置に適用して有効な技術に
関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor device, and in particular, a semiconductor pellet is mounted on a tab supported by a tab suspension lead, and a semiconductor pellet is mounted between an external terminal and an inner lead of the semiconductor pellet. The present invention relates to a technique that is effective when applied to semiconductor devices in which the semiconductor devices are connected using bonding wires.
QF P (Quad Flat Package)
等のASIC(A pplication S pec
ific上ntegrated C1rcuit)対応
の半導体装置が使用されている。前記半導体装置は、タ
ブ吊りリードで四隅が支持されたタブに半導体ペレット
を搭載し、この半導体ペレットの外部端子とインナーリ
ードとの間をボンディングワイヤで接続し、前記半導体
ペレット及びインナーリードを樹脂封止することにより
構成されている。QFP (Quad Flat Package)
ASIC (Application Specification) such as
A semiconductor device compatible with IFIC (integrated C1rcuit) is used. In the semiconductor device, a semiconductor pellet is mounted on a tab whose four corners are supported by tab suspension leads, an external terminal of this semiconductor pellet and an inner lead are connected with a bonding wire, and the semiconductor pellet and inner lead are sealed with a resin. It is constructed by stopping.
前記半導体装置の場合、ユーザ毎に要求が異なるため、
半導体ペレットの仕様及びインナーリードの形状をユー
ザ毎に変更していた。しかし、この方法では、必要とす
るリードフレームの種類が多くなり、半導体装置の形成
工程が煩雑になる。In the case of the semiconductor device, since each user has different requirements,
The specifications of the semiconductor pellet and the shape of the inner leads were changed for each user. However, this method requires many types of lead frames, making the process of forming the semiconductor device complicated.
そこで、共通のリードフレームに種々の半導体ペレット
を搭載し、ボンディングワイヤの引回しを変更すること
により、ユーザ毎の要求に対応する方法が取られている
。Therefore, a method has been adopted to meet the needs of each user by mounting various semiconductor pellets on a common lead frame and changing the routing of bonding wires.
しかし、ボンディングワイヤの引回しを変更する場合、
ボンディングワイヤの長さが長くなる。However, when changing the bonding wire routing,
The length of the bonding wire becomes longer.
ボンディングワイヤの長さが長くなった場合、この後の
ボンディング工程やモールド工程でボンディングワイヤ
同志がショートしてしまう。そこで、ボンディングワイ
ヤを樹脂で被覆した被覆ボンディングワイヤが使用され
ている。If the length of the bonding wire becomes long, the bonding wires will short-circuit during the subsequent bonding process or molding process. Therefore, coated bonding wires, which are bonding wires coated with resin, are used.
以下に、前記半導体装置の形成方法を簡単に説明する。The method for forming the semiconductor device will be briefly described below.
まず、半導体ペレットを、リードフレームのタブに搭載
する。前記タブは、その四隅がタブ吊りリードを介して
リードフレームに支持されている。First, a semiconductor pellet is mounted on a tab of a lead frame. The four corners of the tab are supported by a lead frame via tab suspension leads.
次に、前記リードフレームを、ボンダの治具上に載置す
る。この治具には、前記リードフレームのタブとインナ
ーリードの間の領域に対応する位置に、前記タブ吊りリ
ードの配置領域を除いて、ボンディングワイヤのループ
形状制御用部材(以後、土手ゴマと言う)が配置されて
いる。ボンディングの終了したリードフレームを取り去
り、新たにリードフレームを載置するために、前記イン
ナーリード、タブ、タブ吊りリードの夫々と、前記土手
ゴマとの間は、所定間隔離されている。Next, the lead frame is placed on a bonder jig. This jig includes a member for controlling the loop shape of the bonding wire (hereinafter referred to as bank sesame) at a position corresponding to the area between the tab of the lead frame and the inner lead, excluding the area where the tab suspension lead is placed. ) are placed. In order to remove the bonded lead frame and place a new lead frame, each of the inner leads, tabs, and tab hanging leads are separated from the bank piece by a predetermined distance.
次に、前記半導体ペレットの外部端子とインナーリード
との間を、被覆ボンディングワイヤで接続する。前述し
たように、ボンディングワイヤの長さは長いので、ボン
ディング時にたるみが生じる。ボンディングワイヤにた
るみが生じた場合、ボンディングワイヤの強度が低下す
る。また、ボンディング時には、タブ、インナリードの
夫々は加熱されているので、ボンディングワイヤにたる
みが生じて、ボンディングワイヤがタブやインナーリー
ドと接触した場合、ボンディングワイヤの被覆が溶け、
被覆はがれが生じる。そこで、前記土手ゴマを配置し、
ボンディングワイヤの形状を制御することにより、ボン
ディングワイヤの強度低下や、被覆はがれの低減を図っ
ている。Next, the external terminal of the semiconductor pellet and the inner lead are connected using a covered bonding wire. As mentioned above, since the length of the bonding wire is long, slack occurs during bonding. When slack occurs in the bonding wire, the strength of the bonding wire decreases. In addition, since the tab and inner lead are heated during bonding, if the bonding wire becomes slack and comes into contact with the tab or inner lead, the coating of the bonding wire will melt.
The coating will peel off. Therefore, the bank sesame is arranged,
By controlling the shape of the bonding wire, it is possible to reduce the strength of the bonding wire and reduce the peeling of the coating.
この後、モールド工程、アウターリードの整形工程等を
行なうことにより、前記半導体装置は完成する。Thereafter, the semiconductor device is completed by performing a molding process, an outer lead shaping process, and the like.
しかしながら、本発明者は、前記従来技術を検討した結
果、以下の問題点を見出した。However, as a result of studying the above-mentioned prior art, the inventor found the following problems.
第6図(従来技術の問題点を説明するための要部平面図
)を用いて、問題点を説明する。The problems will be explained using FIG. 6 (a plan view of the main part for explaining the problems of the prior art).
第6図に示すように、タブ吊りリード6、インナーリー
ド7の夫々と、土手ゴマ11との間は、所定間隔離され
ている。タブ吊りリード6に隣接するインナーリード7
に接続される被覆ボンディングワイヤ8を、同第6図中
実線で示すように配置した場合には、被覆ボンディング
ワイヤ8は土手ゴマ11上に配置されるので、たるみは
制御される。しかし、同第6図中点線で示すように、タ
ブ吊りリード6に隣接するインナーリード7に接続され
る被覆ボンディングワイヤ8を配置した場合には、土手
ゴマ11がない領域上に被覆ボンディングワイヤ8が配
置される。つまり、被覆ボンディングワイヤ8が、土手
ゴマ11から落ちてしまう。この場合、第7図(前記第
6図の1−1線で切った断面に相当する要部断面図)に
示すように、被覆ボンディングワイヤ8にたるみが生じ
被覆ボンディングワイヤ80強度低下が発生する。As shown in FIG. 6, each of the tab hanging lead 6 and the inner lead 7 is separated from the bank piece 11 by a predetermined distance. Inner lead 7 adjacent to tab suspension lead 6
When the covered bonding wire 8 connected to the bank is arranged as shown by the solid line in FIG. 6, the covered bonding wire 8 is arranged on the bank piece 11, so that sagging can be controlled. However, when the covered bonding wire 8 connected to the inner lead 7 adjacent to the tab hanging lead 6 is arranged as shown by the dotted line in FIG. is placed. In other words, the covered bonding wire 8 falls from the bank piece 11. In this case, as shown in FIG. 7 (a cross-sectional view of the main part corresponding to the cross section taken along the line 1-1 in FIG. 6), the coated bonding wire 8 becomes slack and the strength of the coated bonding wire 80 decreases. .
また、被覆ボンディングワイヤ8がタブ5やインナーリ
ード7と接触するので、被覆ボンデインワイヤ8被覆は
がれが発生する。このように、被覆ボンディングワイヤ
8の強度低下や被覆はがれが発生するので、半導体装置
の信頼性が低下するという問題があった。Further, since the covered bonding wire 8 comes into contact with the tab 5 and the inner lead 7, the covering of the covered bonding wire 8 may peel off. In this way, the strength of the coated bonding wire 8 decreases and the coating peels off, resulting in a problem that the reliability of the semiconductor device decreases.
本発明の目的は、タブ吊りリードを介して支持されたタ
ブに半導体ペレットを搭載し、前記半導体ペレットの外
部端子とインナーリードとの間をボンディングワイヤで
接続した半導体装置において、信頼性を向上することが
可能な技術を提供することにある。An object of the present invention is to improve reliability in a semiconductor device in which a semiconductor pellet is mounted on a tab supported via a tab suspension lead, and an external terminal of the semiconductor pellet and an inner lead are connected by a bonding wire. Our goal is to provide technology that makes it possible.
本発明の他の目的は、タブ吊りリードを介して支持され
たタブに半導体ペレットを搭載し、前記半導体ペレット
の外部端子とインナーリード゛との間をボンディングワ
イヤで接続した半導体装置の形成方法において、信頼性
を向上することが可能な技術を提供することにある。Another object of the present invention is to provide a method for forming a semiconductor device in which a semiconductor pellet is mounted on a tab supported via a tab suspension lead, and an external terminal of the semiconductor pellet and an inner lead are connected by a bonding wire. The goal is to provide technology that can improve reliability.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
(1)タブ吊りリードを介して支持されたタブに半導体
ペレットを搭載し、前記半導体ペレットの外部端子とイ
ンナーリードとの間をボンディングワイヤで接続した半
導体装置において、前記タブ吊りリードを、その一方の
側に配列されたインナーリードの配列方向に変形する。(1) In a semiconductor device in which a semiconductor pellet is mounted on a tab supported via a tab suspension lead, and an external terminal of the semiconductor pellet and an inner lead are connected by a bonding wire, the tab suspension lead is connected to one of the tabs. The inner leads are deformed in the direction of arrangement of the inner leads arranged on the side.
(2)前記タブ吊りリードの近傍のインナーリードとタ
ブとの間隔を、他のインナーリードとタブとの間隔より
も大きくする。(2) The distance between the inner lead and the tab near the tab suspension lead is made larger than the distance between the other inner leads and the tab.
(3)前記タブ吊りリードに隣接するインナーリードと
タブ吊りリードとの間隔を、他のインナーリード間の間
隔よりも大きくする。(3) The interval between the inner lead adjacent to the tab suspension lead and the tab suspension lead is made larger than the interval between other inner leads.
(4)タブ吊りリードで支持されたタブに半導体ペレッ
トを搭載し、前記タブとインナーリードとの間に前記タ
ブ吊りリードの配置領域を除いてワイヤのループ形状制
御部材が配置された治具上に、リードフレームを載置し
、前記半導体ペレットの外部端子と前記リードフレーム
のインナーリードとをボンディングワイヤで接続する半
導体装置の形成方法において、前記タブ吊りリードを、
その一方の側に配列されたインナーリードの配列方向に
変形し、又は前記タブ吊りリードの近傍のインナーリー
ドとタブとの間隔を、他のインナーリードとタブとの間
隔よりも大きくし、又は前記タブ吊りリードに隣接する
インナーリードとタブ吊りリードとの間隔を、他のイン
ナーリード間の間隔よりも大きくし、前記変形したタブ
吊りリード又はインナーリードに対応させて、前記ワイ
ヤのループ形状制御部材を配置する。(4) On a jig in which a semiconductor pellet is mounted on a tab supported by a tab suspension lead, and a wire loop shape control member is arranged between the tab and the inner lead except for the area where the tab suspension lead is arranged. A method for forming a semiconductor device in which a lead frame is mounted and the external terminal of the semiconductor pellet and the inner lead of the lead frame are connected by a bonding wire, wherein the tab suspension lead is
the inner leads arranged on one side thereof are deformed in the arrangement direction, or the distance between the inner leads and the tab near the tab suspension lead is made larger than the distance between the other inner leads and the tab, or the The wire loop shape control member is configured such that the distance between the inner lead adjacent to the tab suspension lead and the tab suspension lead is made larger than the distance between the other inner leads, and corresponds to the deformed tab suspension lead or inner lead. Place.
前述した手段(1)乃至(3)によれば、前記タブ吊り
リードに隣接する、または近傍にあるインナーリードに
接続されるボンディングワイヤの配置領域下に、ループ
形状制御部材(土手ゴマ)を配置することができるので
、ボンディングワイヤのたるみは制御される。従って、
ボンディングワイヤのたるみによる強度低下や被覆はが
れは低減されるので、半導体装置の信頼性を向上するこ
とができる。According to the above-mentioned means (1) to (3), the loop shape control member (bank sesame) is arranged below the arrangement area of the bonding wire connected to the inner lead adjacent to or in the vicinity of the tab suspension lead. The slack of the bonding wire is controlled. Therefore,
Since strength reduction and coating peeling due to bonding wire slack are reduced, the reliability of the semiconductor device can be improved.
前述した手段(4)によれば、前記半導体ペレットの外
部端子とインナーリードとをボンディングワイヤで接続
する際に、前記タブ吊りリードに隣接する、または近傍
にあるインナーリードに接続されるボンディングワイヤ
は、前記ループ形状制御部材(土手ゴマ)上に配置され
るので、ボンディングワイヤのたるみは制御される。従
って、ボンディングワイヤのたるみによる強度低下や被
覆はがれは低減されるので、半導体装置の信頼性を向上
することができる。According to the above-mentioned means (4), when connecting the external terminal of the semiconductor pellet and the inner lead with a bonding wire, the bonding wire connected to the inner lead adjacent to or in the vicinity of the tab suspension lead is Since the bonding wire is disposed on the loop shape control member (bank sesame), the slack of the bonding wire is controlled. Therefore, a decrease in strength and peeling of the coating due to slack in the bonding wire are reduced, so that the reliability of the semiconductor device can be improved.
〔発明の実施例)
以下、本発明の実施例を図面を用いて具体的に説明する
。[Embodiments of the Invention] Examples of the present invention will be specifically described below with reference to the drawings.
なお、実施例を説明するための企図において、同一機能
を有するものは、同一符号を付け、その繰り返しの説明
は省略する。In addition, in an attempt to explain the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof will be omitted.
[実施例Iコ
本発明の実施例■のQFP構造の半導体装置の構成を、
第1図(全体構成の概略を説明するための要部平面図)
を用いて説明する。なお、第1図では、封止用の樹脂等
は図示していない。[Example I] The configuration of the QFP structure semiconductor device of Example (2) of the present invention is as follows:
Figure 1 (Plan view of main parts to explain the outline of the overall configuration)
Explain using. Note that, in FIG. 1, sealing resin and the like are not shown.
第1図に示すように、前記半導体装置は、タブ吊りリー
ド6で四隅が支持されたタブ5上に、半導体ペレットl
を搭載している。前記タブ5は、例えば、7 、2 [
am]角程度の大きさである。前記タブ吊りリード6は
、リードフレームの強度を確保するために、0 、25
[+am1程度の幅で構成されている。前記半導体ペ
レット1の外周部には、外部端子(ポンディングパッド
)2が複数配置されている。これらの外部端子2は、前
記半導体ペレット1内部の活性領域の配線に接続されて
いる。As shown in FIG. 1, the semiconductor device includes a semiconductor pellet l placed on a tab 5 whose four corners are supported by tab suspension leads 6
It is equipped with The tabs 5 are, for example, 7, 2 [
am] is about the size of an angle. The tab suspension lead 6 has a diameter of 0 to 25 to ensure the strength of the lead frame.
[It is configured with a width of about +am1. A plurality of external terminals (ponding pads) 2 are arranged on the outer periphery of the semiconductor pellet 1 . These external terminals 2 are connected to wiring in the active region inside the semiconductor pellet 1.
前記タブ5の周囲には、所定間隔離れて、インナーリー
ド7が複数配置されている。これらのインナーリード7
の前記タブ5側の端部の配置ピッチは、例えば300[
μ011程度である。これらのインナーリード7と、前
記複数の外部端子2との間は、被覆ボンディングワイヤ
8を介して電気的に接続されている。なお、同第1図に
示すリードフレームは、種々の半導体ペレット1に対応
することができる共通リードフレームである。従って、
前記複数のインナリード7には、被覆ボンディングワイ
ヤ8が接続されないものもある。A plurality of inner leads 7 are arranged around the tab 5 at predetermined intervals. These inner leads 7
The arrangement pitch of the ends on the tab 5 side is, for example, 300 [
It is about μ011. These inner leads 7 and the plurality of external terminals 2 are electrically connected via covered bonding wires 8. The lead frame shown in FIG. 1 is a common lead frame that can accommodate various semiconductor pellets 1. Therefore,
Some of the plurality of inner leads 7 are not connected to the covered bonding wire 8.
前記タブ吊りリード6のタブ5側は、タブ吊りリード6
の一方に配列されているインナーリード7の配列方向に
変形されている。また、このタブ吊りリード6は、前記
タブ5のコーナー(隅)の頂点部分を避けて、クランク
状にタブ5に接続されている。The tab 5 side of the tab suspension lead 6 is connected to the tab suspension lead 6.
It is deformed in the arrangement direction of the inner leads 7 arranged on one side. Further, this tab suspension lead 6 is connected to the tab 5 in a crank shape, avoiding the apex portion of the corner of the tab 5.
同第1図中点線で示す位置には、ボンディング時に使用
される治具のループ形状制御部材(11)(以下、土手
ゴマという)が配置される。この土手ゴマ(11)の形
状は、前記変形されたタブ吊りリード6の形状に対応し
ている。従って、前記土手ゴマ(11)は、前記タブ5
のコーナ一部において、タブ5とインナーリード7との
間に、2重に存在する形状である。At the position shown by the dotted line in FIG. 1, a loop shape control member (11) (hereinafter referred to as a bank separator) of a jig used during bonding is arranged. The shape of this bank piece (11) corresponds to the shape of the deformed tab suspension lead 6. Therefore, the bank sesame (11) is connected to the tab 5.
It has a double shape between the tab 5 and the inner lead 7 at a part of the corner.
以上の説明から分かるように、本実施例Iの構成によれ
ば、前記タブ吊りリード6の近傍のインナーリード7に
接続される被覆ボンディングワイヤ8の配置領域下に、
前記土手ゴマ(11)を配置することができるので、被
覆ボンディングワイヤ8のたるみは前記土手ゴマ(11
)によって制御される。従って、被覆ボンディングワイ
ヤ8のたるみによる強度低下や被覆はがれは低減される
ので、半導体装置の信頼性を向上することができる。As can be seen from the above description, according to the configuration of the present embodiment I, under the arrangement area of the covered bonding wire 8 connected to the inner lead 7 near the tab suspension lead 6,
Since the bank separator (11) can be arranged, the slack of the covered bonding wire 8 can be removed by the bank separator (11).
) controlled by Therefore, a decrease in strength and peeling of the coating due to slack in the coated bonding wire 8 are reduced, so that the reliability of the semiconductor device can be improved.
次に、前記半導体装置の形成方法を説明する。Next, a method for forming the semiconductor device will be explained.
まず、半導体ペレット1を、タブ5に搭載する。First, the semiconductor pellet 1 is mounted on the tab 5.
このタブ5は、リードフレームにタブ吊りリード6を介
して支持されている。また、このタブ吊りリード6は、
その一方の側に配列されたインナーリード7の配列方向
に変形されている。This tab 5 is supported by a lead frame via a tab suspension lead 6. In addition, this tab hanging lead 6 is
It is deformed in the arrangement direction of the inner leads 7 arranged on one side thereof.
次に、前記半導体ペレット1を搭載したリードフレーム
を、ボンダの治具上に載置する。この治具上には、第2
図(前記第1図のコーナ一部に相当する領域を拡大して
示す要部平面図)に示すように、土手ゴマ11が配置さ
れている。この土手ゴマ11は、前記タブ5とインナー
リード7との間に、前記タブ吊りリード6の配置領域を
除いて配置されている。また、この土手ゴマ11は、前
記変形されたタブ吊りリード6に対応して配置されてい
る。また、同第2図中上手ゴマ11に斜線を施した部分
は、土手ゴマ11とインナーリード7との間隔が大きい
ため、たるみが他の部分よりも大きくなるので、たるみ
を制御するために、高さが他の部分よりも高く構成され
ている。Next, the lead frame on which the semiconductor pellet 1 is mounted is placed on a bonder jig. On this jig, there is a second
As shown in the figure (an enlarged plan view of the main part of a region corresponding to a part of the corner in FIG. 1), the bank tops 11 are arranged. This bank piece 11 is arranged between the tab 5 and the inner lead 7 except for the area where the tab hanging lead 6 is arranged. Further, this bank piece 11 is arranged corresponding to the deformed tab hanging lead 6. In addition, in the shaded part of the middle top separator 11 in FIG. 2, the gap between the bank separator 11 and the inner lead 7 is large, so the slack is larger than other parts, so in order to control the slack, The height is higher than other parts.
前記タブ5、タブ吊りリード6、インナーリード7の夫
々と、前記土手ゴマ11と間は、 0.25[l]程度
離されている。この間隔は、ボンディングが終了したリ
ードフレームを取り去り、新たに、リードフレームを配
置するための合せ余裕である。また、土手ゴマ11は、
放電加工で形成されるため、加工精度上0.15[+u
+]程度の幅で構成されている。また、土手ゴマ11の
高さは、約0.5[mm]程度であり、前記斜線を施し
た部分の高さは、1 、0 [mm]程度である。The tab 5, the tab hanging lead 6, and the inner lead 7 are spaced from each other by about 0.25 [l] from the bank piece 11. This interval is a margin for removing the lead frame for which bonding has been completed and placing a new lead frame. In addition, bank sesame 11 is
Since it is formed by electric discharge machining, the machining accuracy is 0.15[+u
+] width. Further, the height of the bank sesame 11 is approximately 0.5 [mm], and the height of the shaded portion is approximately 1.0 [mm].
次に、前記半導体ペレット1の外部端子2とインナーリ
ード7との間を、被覆ボンディングワイヤ8でボンディ
ングする。この被覆ボンディングワイヤ8は、サーモソ
ニックボンディング法でボンディングされるにの被覆ボ
ンディングワイヤ8は、例えば、芯材が30[μm]φ
程度の金線で構成され、被覆材が1[μm]厚程度のポ
リウレタン系の樹脂で構成されている。Next, bonding is performed between the external terminal 2 of the semiconductor pellet 1 and the inner lead 7 using a covered bonding wire 8. The coated bonding wire 8, which is bonded by the thermosonic bonding method, has a core material of, for example, 30 [μm]φ.
The cover material is made of polyurethane resin with a thickness of about 1 [μm].
同第2図中、実線で示す経路で被覆ボンディングワイヤ
8を配置した場合、インナーリード7A乃至7Cに接続
されるボンディングワイヤ8の配置領域下には、土手ゴ
マ11Aがあるので、これらの被覆ボンディングワイヤ
8のたるみは制御される。インナーリード7Dに接続さ
れる被覆ポンデイクワイヤ8の場合、従来の土手ゴマの
形状では、土手ゴマから被覆ボンディングワイヤが落ち
てしまう。これに対して、本実施例Iでは、前記インナ
ーリード7Dに接続される被覆ボンディクングワイヤ8
の配置領域下には、土手ゴマIIAがあるので、この被
覆ボンディングワイヤ8のたるみは制御される。インナ
ーリード7Eに接続される被覆ボンディングワイヤ8の
配置領域下には、土手ゴマIIA及びIIBがあるので
、この被覆ボンディングワイヤ8のたるみは制御される
。インナーリード7Fに接続される被覆ボンディングワ
イヤ8の配置領域下には、土手ゴマ11Bがあるので、
被覆ボンディングワイヤ8のたるみは制御される。In FIG. 2, when the covered bonding wires 8 are arranged along the route shown by the solid line, there is a bank piece 11A under the arrangement area of the bonding wires 8 connected to the inner leads 7A to 7C, so these covered bonding The slack of the wire 8 is controlled. In the case of the covered bonding wire 8 connected to the inner lead 7D, if the conventional bank separator shape is used, the covered bonding wire will fall from the bank separator. On the other hand, in this embodiment I, the coated bonding wire 8 connected to the inner lead 7D
Since there is a bank sesame IIA under the arrangement area, the slack of the covered bonding wire 8 is controlled. Since there are banks IIA and IIB under the area where the covered bonding wire 8 connected to the inner lead 7E is arranged, the slack of the covered bonding wire 8 is controlled. Since there is a bank separator 11B under the arrangement area of the covered bonding wire 8 connected to the inner lead 7F,
The slack of the coated bonding wire 8 is controlled.
このように、同第2図中実線で示す経路で被覆ボンディ
ングワイヤ8を配置した場合、タブ吊りリード6の近傍
のインナーリード7A乃至7Fに接続される被覆ボンデ
ィングワイヤ8の配置領域下には、土手ゴマ11A及び
11Bがあるので、被覆ボンディングワイヤ8のたるみ
は制御される。In this way, when the covered bonding wire 8 is arranged along the path shown by the solid line in FIG. Since there are the bank pieces 11A and 11B, the slack of the covered bonding wire 8 is controlled.
同第2図中、点線で示す経路で被覆ボンディングワイヤ
8を配置した場合、インナーリード7A乃至7Cに接続
される被覆ボンディクングワイヤ8の配置領域下には、
土手ゴマIIAがあるので、これらの被覆ボンディング
ワイヤ8のたるみは制御される。インナーリード7D乃
至7Fに接続される被覆ボンディングワイヤ8の配置領
域下には、土手ゴマ11Bがあるので、これらの被覆ボ
ンディングワイヤ8のたるみは制御される。In the case where the covered bonding wire 8 is arranged along the route shown by the dotted line in FIG. 2, there are
Because of the bank sesame IIA, the sagging of these coated bonding wires 8 is controlled. Since there is a bank block 11B under the arrangement area of the covered bonding wires 8 connected to the inner leads 7D to 7F, the slack of these covered bonding wires 8 is controlled.
このように、同第2図中点線で示す経路で被覆ボンディ
ングワイヤ8を配置した場合、タブ吊りリード6の近傍
のインナーリード7A乃至7Fに接続される被覆ボンデ
ィングワイヤ8の配置領域下には、土手ゴマ11A及び
11Bがあるので、これらの被覆ボンディングワイヤ8
のたるみは制御される。In this way, when the covered bonding wire 8 is arranged along the route shown by the dotted line in FIG. Since there are bank sesame pieces 11A and 11B, these coated bonding wires 8
sag is controlled.
以上の説明から分かるように、本実施例■の半導体装置
の形成方法によれば、タブ吊りリード6の近傍のインナ
ーリード7A乃至7Fに接続される被覆ボンディングワ
イヤ8の配置領域下には、土手ゴマIIA及び11Bが
あるので、被覆ボンディングワイヤ8のたるみは制御さ
れる。従って、被覆ボンディングワイヤ8の強度低下や
被覆はがれの発生は低減されるので、半導体装置の信頼
性を向上することができる。As can be seen from the above description, according to the method for forming a semiconductor device according to the present embodiment Because of the sesame seeds IIA and 11B, the sagging of the coated bonding wire 8 is controlled. Therefore, the decrease in strength of the coated bonding wire 8 and the occurrence of peeling of the coating are reduced, so that the reliability of the semiconductor device can be improved.
この後、モールド工程、アウターリードの整形工程等を
行なうことにより、本実施例Iの半導体装置は完成する
。Thereafter, the semiconductor device of Example I is completed by performing a molding process, an outer lead shaping process, and the like.
次に、前記半導体ペレット1の大きさを種々変化させ、
被覆ボンディングワイヤ8が土手ゴマ11から落ちるか
否かを、本実施例Iの半導体装置及び従来の半導体装置
について調べた。その結果を、第1表に示す。なお、ボ
ンディングした被覆ボンディングワイヤ8の数は、1万
本である。Next, the size of the semiconductor pellet 1 is variously changed,
The semiconductor device of Example I and the conventional semiconductor device were examined to determine whether the coated bonding wire 8 would fall from the embankment block 11. The results are shown in Table 1. Note that the number of coated bonding wires 8 bonded was 10,000.
以下、余白。Below is the margin.
第1表
第1表に示すように、2.5乃至6.5[■IIl]角
の半導体ペレット1を、前記タブ5に搭載し、ボンディ
ングした。Table 1 As shown in Table 1, a semiconductor pellet 1 of 2.5 to 6.5 [■III] square was mounted on the tab 5 and bonded.
第1表から分かるように、本実施例Iの構成乃至形成方
法によれば、タブ吊りリード6の近傍のインナーリード
7に接続される被覆ボンディングワイヤ8は、土手ゴマ
11から落ちないことが分かる。As can be seen from Table 1, according to the configuration and formation method of Example I, the covered bonding wire 8 connected to the inner lead 7 near the tab suspension lead 6 does not fall from the bank piece 11. .
次に、前記タブ吊りリード6が、タブ5のコーナ一部を
支持しない場合、例えば、D I P (DualI
n−1ine Package)構造の半導体装置の場
合を説明する。Next, when the tab suspension lead 6 does not support a part of the corner of the tab 5, for example, D I P (Dual I
A case of a semiconductor device having an n-1ine package structure will be described.
第3図(本実施例IのDIP構造の半導体装置の要部平
面図)に示すように、タブ吊りリード6は、その一方の
側に配列されたインナーリード7の配列方向に変形され
ている。また、この変形されたタブ吊りリード6に対応
して土手ゴマ11が配置されている。As shown in FIG. 3 (a plan view of the main parts of the DIP structure semiconductor device of Example I), the tab suspension lead 6 is deformed in the arrangement direction of the inner leads 7 arranged on one side thereof. . Further, a bank piece 11 is arranged corresponding to the deformed tab suspension lead 6.
同第3図中実線及び点線で示す夫々の経路で被覆ボンデ
ィングワイヤ8を配置した場合、被覆ボンディングワイ
ヤ8の配置領域下には土手ゴマ11があるので、被覆ボ
ンディングワイヤ8のたるみは制御される。When the covered bonding wire 8 is arranged along the respective paths shown by the solid lines and dotted lines in FIG. .
以上の説明から分かるように、DIP構造の半導体装置
の場合にも、被覆ボンディングワイヤ8のたるみは制御
されるので、被覆ボンディングワイヤ8の強度低下や被
覆はがれは低減される。これにより、半導体装置の信頼
性を向上することができる。As can be seen from the above description, even in the case of a semiconductor device with a DIP structure, the slack of the covered bonding wire 8 is controlled, so that a decrease in the strength of the covered bonding wire 8 and peeling of the coating are reduced. Thereby, the reliability of the semiconductor device can be improved.
[実施例■]
本発明の実施例■の半導体装置の概略構成を、第4図(
前記第2図に相当する領域を示す要部平面図)を用いて
説明する。[Example ■] The schematic structure of a semiconductor device according to Example ■ of the present invention is shown in FIG.
This will be explained using a main part plan view showing a region corresponding to FIG. 2 above.
第4図に示すように、本実施例■の半導体装置は、前記
タブ吊りリード6を直線状に構成し、このタブ吊りリー
ド6で前記タブ5のコーナーの頂点部分を支持すると共
に、前記タブ吊りリード6の近傍のインナーリード7A
乃至7Dとタブ5との間隔を、他のインナーリード7と
タブ5との間隔よりも大きくしたものである。また、前
記土手ゴマ11は、前記変形されたインナーリード7に
対応して配置される。As shown in FIG. 4, in the semiconductor device of the present embodiment (2), the tab suspension lead 6 is configured in a straight line, and the tab suspension lead 6 supports the apex portion of the corner of the tab 5. Inner lead 7A near hanging lead 6
The intervals between 7D to 7D and the tabs 5 are made larger than the intervals between the other inner leads 7 and the tabs 5. Further, the bank piece 11 is arranged corresponding to the deformed inner lead 7.
本実施例■の構成によれば、同第4図中実線及び点線で
示す夫々の経路で、前記タブ吊りリード6の近傍のイン
ナーリード7A乃至7Dに被覆ボンディングワイヤ8を
接続しても、これらの被覆ボンディングワイヤ8の配置
領域下に、土手ゴマ11を配置することができるので、
被覆ボンディングワイヤ8のたるみは制御される。従っ
て、被覆ボンディングワイヤ8の強度低下や被覆はがれ
は低減されるので、半導体装置の信頼性を向上すること
ができる。According to the configuration of the present embodiment (2), even if the covered bonding wires 8 are connected to the inner leads 7A to 7D near the tab suspension lead 6 through the respective paths shown by solid lines and dotted lines in FIG. Since the bank sesame 11 can be placed under the area where the covered bonding wire 8 is placed,
The slack of the coated bonding wire 8 is controlled. Therefore, the strength reduction and peeling of the coated bonding wire 8 are reduced, so that the reliability of the semiconductor device can be improved.
次に、本実施例■の半導体装置の形成方法を説明する。Next, a method for forming the semiconductor device of Example 2 will be explained.
まず、前記実施例Iと同様に、半導体ペレット1をタブ
5に搭載する。このタブ5を支持するタブ吊りリード6
は、直線状に構成され、前記タブ5のコーナーの頂点部
分を支持している。また、このタブ吊りリード6の近傍
のインナーリード7A乃至7Dとタブ5との間隔は、他
のインナーリ−ド7とタブ5との間隔よりも大きくなっ
ている。First, as in Example I, the semiconductor pellet 1 is mounted on the tab 5. A tab hanging lead 6 that supports this tab 5
is formed in a straight line and supports the apex portion of the corner of the tab 5. Further, the distance between the tab 5 and the inner leads 7A to 7D near the tab suspension lead 6 is larger than the distance between the other inner leads 7 and the tab 5.
次に、リードフレームをボンダの治具上に載置する。こ
の治具上には、土手ゴマ11が配置されている。この土
手ゴマ11は、タブ5とインナーリード7との間におい
て、前記タブ吊りリード6の配置領域を除いて配置され
ている。また、この土手ゴマ11は、前記変形されたイ
ンナーリード11に対応して配置されている。本実施例
■の場合、インナーリード7と土手ゴマ11との間が前
記実施例■の場合のように大きい部分はないので、土手
ゴマ11の高さを一部高くする必要はない。Next, the lead frame is placed on a bonder jig. A bank block 11 is arranged on this jig. This bank piece 11 is arranged between the tab 5 and the inner lead 7 except for the area where the tab hanging lead 6 is arranged. Moreover, this bank piece 11 is arranged corresponding to the deformed inner lead 11. In the case of the present embodiment (2), there is no large part between the inner lead 7 and the bank block 11 as in the case of the above-mentioned embodiment (2), so there is no need to partially increase the height of the bank block 11.
すなわち、前記土手ゴマ11の高さは一定である。That is, the height of the bank top 11 is constant.
この後、ボンディング工程、モールド工程、アウターリ
ードの整形工程等を行なうことにより、本実施例■の半
導体装置は完成する。Thereafter, a bonding process, a molding process, an outer lead shaping process, etc. are performed to complete the semiconductor device of Example 2.
以上の説明かる分かるように、本実施例■の形成方法に
よれば、タブ吊りリード6の近傍のインナーリード7A
乃至7Dに接続される被覆ボンディングワイヤ8の配置
領域下には土手ゴマ11があるので、被覆ボンディング
ワイヤ8のたるみは制御される。従って、被覆ボンディ
ングワイヤ8のたるみによる強度低下や被覆はがれを低
減することができるので、半導体装置の信頼性を向上す
ることができる。As can be understood from the above explanation, according to the forming method of the present embodiment (2), the inner lead 7A near the tab hanging lead 6
Since there is a bank block 11 under the arrangement area of the covered bonding wires 8 connected to 7D, the slack of the covered bonding wires 8 is controlled. Therefore, it is possible to reduce the decrease in strength and peeling off of the coating due to the slack of the covered bonding wire 8, thereby improving the reliability of the semiconductor device.
[実施例■]
本発明の実施例■の半導体装置の概略構成を、第5図(
前記第2図に相当する領域を示す要部平面図)を用いて
説明する。[Example ■] The schematic configuration of a semiconductor device according to Example ■ of the present invention is shown in FIG.
This will be explained using a main part plan view showing a region corresponding to FIG. 2 above.
第5図に示すように、本実施例■の半導体装置は、前記
タブ吊りリード6を直線状に構成し、このタブ吊りリー
ド6で前記タブ5のコーナ一部を避けてタブ5を支持す
ると共に、タブ吊りリード6に隣接するインナーリード
7とタブ吊りリード6との間隔を、他のインナーリード
7間の間隔よりも大きくしたものである。また、前記土
手ゴマ11は、前記変形されたインナーリード7に対応
して配置される。As shown in FIG. 5, in the semiconductor device of the present embodiment (2), the tab suspension lead 6 is configured in a straight line, and the tab 5 is supported by the tab suspension lead 6 while avoiding a part of the corner of the tab 5. In addition, the interval between the inner lead 7 adjacent to the tab suspension lead 6 and the tab suspension lead 6 is made larger than the interval between other inner leads 7. Further, the bank piece 11 is arranged corresponding to the deformed inner lead 7.
本実施例■の構成によれば、同第5図中実線及び点線で
示す夫々の経路で、前記タブ吊りリード6に隣接するイ
ンナーリード7A及び7Bに被覆ボンディングワイヤ8
を接続しても、これらの被覆ボンディングワイヤ8の配
置領域下に、土手ゴマ11を配置することができるので
、被覆ボンディングワイヤ8のたるみは制御される。従
って、被覆ボンディングワイヤ8のたるみによる強度低
下や被覆はがれは低減さ・れるので、半導体装置の信頼
性を向上することができる。According to the configuration of the present embodiment (2), the coated bonding wires 8 are connected to the inner leads 7A and 7B adjacent to the tab suspension lead 6 in the respective paths shown by solid lines and dotted lines in FIG.
Even if these are connected, the bank sesame 11 can be arranged under the arrangement area of these covered bonding wires 8, so that the slack of the covered bonding wires 8 can be controlled. Therefore, a decrease in strength and peeling of the coating due to slack in the coated bonding wire 8 are reduced, so that the reliability of the semiconductor device can be improved.
次に、本実施例■の半導体装置の形成方法を説明する。Next, a method for forming the semiconductor device of Example 2 will be explained.
まず、前記実施例Iと同様に、半導体ペレット1をタブ
5に搭載する。このタブ5を支持するタブ吊りリード6
は、直線状に構成され、前記タブ5のコーナ一部を避け
てタブ5を支持している。First, as in Example I, the semiconductor pellet 1 is mounted on the tab 5. A tab hanging lead 6 that supports this tab 5
is formed in a straight line and supports the tab 5 while avoiding a part of the corner of the tab 5.
また、このタブ吊りリード6に隣接するインナーリード
7A及び7Bとタブ吊りリード6との間隔は、他のイン
ナーリード7間の間隔よりも大きくなっている。Further, the distance between the inner leads 7A and 7B adjacent to this tab suspension lead 6 and the tab suspension lead 6 is larger than the distance between other inner leads 7.
次に、リードフレームをボンダの治具上に載置する。こ
の治具上には、土手ゴマ11が配置されている。この土
手ゴマ11は、タブ5とインナーリード7との間におい
て、前記タブ吊りリード6の配置領域を除いて配置され
ている。また、この土手ゴマ11は、前記変形されたイ
ンナーリード7に対応して配置されている。本実施例■
の場合、インナーリード7と土手ゴマ11との間隔が前
記実施例■のように大きい部分はないので、土手ゴマ1
1の高さを一部高くする必要はない、すなわち、前記土
手ゴマ11の高さは一定である。Next, the lead frame is placed on a bonder jig. A bank block 11 is arranged on this jig. This bank piece 11 is arranged between the tab 5 and the inner lead 7 except for the area where the tab hanging lead 6 is arranged. Further, the bank piece 11 is arranged corresponding to the deformed inner lead 7. This example■
In the case of , there is no part where the distance between the inner lead 7 and the bank separator 11 is large as in the above embodiment (2), so the bank separator 1
There is no need to partially increase the height of the bank block 11, that is, the height of the bank block 11 is constant.
この後、ボンディング工程、モールド工程、アウターリ
ードの整形工程等を行なうことにより、本実施例■の半
導体装置は完成する。Thereafter, a bonding process, a molding process, an outer lead shaping process, etc. are performed to complete the semiconductor device of Example 2.
以上の説明から分かるように、本実施例■の半導体装置
の形成方法によれば、被覆ボンディングワイヤ8の配置
領域下には土手ゴマ11があるので、被覆ボンディング
ワイヤ8のたるみは制御される。従って、被覆ボンディ
ングワイヤ8のたるみによる強度低下や被覆はがれを低
減することができるので、半導体装置の信頼性を向上す
ることができる。As can be seen from the above description, according to the method for forming a semiconductor device of the present embodiment (2), since there is a bank piece 11 under the area where the covered bonding wire 8 is arranged, the slack of the covered bonding wire 8 is controlled. Therefore, it is possible to reduce the decrease in strength and peeling off of the coating due to the slack of the covered bonding wire 8, thereby improving the reliability of the semiconductor device.
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る
タブ吊りリードを介して支持されたタブに半導体ペレッ
トを搭載し、前記半導体ペレットの外部端子とインナー
リードとの間をボンディングワイヤで接続した半導体装
置において、信頼性を向上することができる。To briefly explain the effects obtained by a typical invention among the inventions disclosed in this application, a semiconductor pellet is mounted on a tab supported via a tab suspension lead as described below, and the outside of the semiconductor pellet is Reliability can be improved in a semiconductor device in which a terminal and an inner lead are connected by a bonding wire.
タブ吊りリードを介して支持されたタブに半導体ペレッ
トを搭載し、前記半導体ペレットの外部端子とインナー
リードとの間をボンディングワイヤで接続した半導体装
置の形成方法において、信頼性を向上することができる
。Reliability can be improved in a method for forming a semiconductor device in which a semiconductor pellet is mounted on a tab supported via a tab suspension lead, and an external terminal of the semiconductor pellet and an inner lead are connected with a bonding wire. .
第1図は、本発明の実施例IのQFP構造の半導体装置
の要部平面図、
第2図は、前記半導体装置の要部に相当する部分を拡大
して示す要部平面図、
第3図は、本発明の実施例IのDIP構造の半導体装置
の要部平面図、
第4図は1本発明の実施例■の半導体装置の要部平面図
、
第5図は、本発明の実施例■の半導体装置の要部平面図
。
第6図は、従来の半導体装置の要部平面図、第7図は、
前記第6図の1−1線が切った断面に相当する断面図で
ある。
図中、1・・・半導体チップ、2・・・外部端子、5・
・・タブ、6・・・タブ吊りリード、7・・・インナー
リード、8・・・被覆ボンディングワイヤ、11・・・
土手ゴマである。1 is a plan view of a main part of a semiconductor device having a QFP structure according to Embodiment I of the present invention; FIG. 2 is a plan view of a main part showing an enlarged portion corresponding to the main part of the semiconductor device; 4 is a plan view of a main part of a semiconductor device of DIP structure according to Embodiment I of the present invention. FIG. 4 is a plan view of a main part of a semiconductor device of Embodiment 1 of the present invention. FIG. FIG. 2 is a plan view of the main parts of the semiconductor device of Example (2). FIG. 6 is a plan view of the main parts of a conventional semiconductor device, and FIG.
FIG. 6 is a sectional view corresponding to the section taken along line 1-1 in FIG. 6; In the figure, 1... semiconductor chip, 2... external terminal, 5...
...Tab, 6...Tab suspension lead, 7...Inner lead, 8...Coated bonding wire, 11...
It is a bank sesame.
Claims (1)
レットを搭載し、前記半導体ペレットの外部端子とイン
ナーリードとの間をボンディングワイヤで接続した半導
体装置において、前記タブ吊りリードを、その一方の側
に配列されたインナーリードの配列方向に変形したこと
を特徴とする半導体装置。 2、前記タブ吊りリードの近傍のインナーリードとタブ
との間隔を、他のインナーリードとタブとの間隔よりも
大きくしたことを特徴とする前記請求項1に記載の半導
体装置。 3、前記タブ吊りリードに隣接するインナーリードとタ
ブ吊りリードとの間隔を、他のインナーリード間の間隔
よりも大きくしたことを特徴とする前記請求項1に記載
の半導体装置。 4、タブ吊りリードで支持されたタブに半導体ペレット
を搭載し、前記タブとインナーリードとの間に前記タブ
吊りリードの配置領域を除いてワイヤのループ形状制御
部材が配置された治具上に、リードフレームを載置し、
前記半導体ペレットの外部端子と前記リードフレームの
インナーリードとをボンディングワイヤで接続する半導
体装置の形成方法において、前記タブ吊りリードを、そ
の一方の側に配列されたインナーリードの配列方向に変
形し、又は、前記タブ吊りリードの近傍のインナーリー
ドとタブとの間隔を、他のインナーリードとタブとの間
隔よりも大きくし、又は、前記タブ吊りリードに隣接す
るインナーリードとタブ吊りリードとの間隔を、他のイ
ンナーリード間の間隔よりも大きく、し、前記変形した
タブ吊りリード又はインナーリードに対応させて前記ワ
イヤのループ形状制御部材を配置することを特徴とする
半導体装置の形成方法。[Claims] 1. In a semiconductor device in which a semiconductor pellet is mounted on a tab supported via a tab suspension lead, and an external terminal of the semiconductor pellet and an inner lead are connected by a bonding wire, the tab suspension A semiconductor device characterized in that a lead is deformed in the direction of arrangement of inner leads arranged on one side of the lead. 2. The semiconductor device according to claim 1, wherein the distance between the inner lead and the tab near the tab suspension lead is larger than the distance between the other inner leads and the tab. 3. The semiconductor device according to claim 1, wherein the interval between the inner lead adjacent to the tab suspension lead and the tab suspension lead is larger than the interval between other inner leads. 4. A semiconductor pellet is mounted on a tab supported by a tab suspension lead, and a wire loop shape control member is placed between the tab and the inner lead except for the area where the tab suspension lead is placed on a jig. , place the lead frame,
In the method for forming a semiconductor device in which the external terminal of the semiconductor pellet and the inner lead of the lead frame are connected with a bonding wire, the tab suspension lead is deformed in the arrangement direction of the inner leads arranged on one side thereof; Alternatively, the interval between the inner lead and the tab near the tab suspension lead is made larger than the interval between other inner leads and the tab, or the interval between the inner lead adjacent to the tab suspension lead and the tab suspension lead. is larger than the interval between other inner leads, and the wire loop shape control member is arranged in correspondence with the deformed tab hanging lead or the inner lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195780A JPH0480931A (en) | 1990-07-23 | 1990-07-23 | Semiconductor device and formation thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195780A JPH0480931A (en) | 1990-07-23 | 1990-07-23 | Semiconductor device and formation thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0480931A true JPH0480931A (en) | 1992-03-13 |
Family
ID=16346844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195780A Pending JPH0480931A (en) | 1990-07-23 | 1990-07-23 | Semiconductor device and formation thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0480931A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300462B1 (en) | 2000-02-18 | 2001-10-09 | Eastman Chemical Company | Process for preparing poly(ethylene-2,6-naphthalene dicarboxylate |
| US9165868B2 (en) | 2013-10-22 | 2015-10-20 | Renesas Electronics Corporation | Semiconductor device |
-
1990
- 1990-07-23 JP JP2195780A patent/JPH0480931A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300462B1 (en) | 2000-02-18 | 2001-10-09 | Eastman Chemical Company | Process for preparing poly(ethylene-2,6-naphthalene dicarboxylate |
| US9165868B2 (en) | 2013-10-22 | 2015-10-20 | Renesas Electronics Corporation | Semiconductor device |
| US9536813B2 (en) | 2013-10-22 | 2017-01-03 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0149798B1 (en) | Semiconductor device and method of manufacture and lead frame | |
| US7084490B2 (en) | Leads under chip IC package | |
| US6229205B1 (en) | Semiconductor device package having twice-bent tie bar and small die pad | |
| KR950000205B1 (en) | Lead frame and semiconductor device using same | |
| JPH1012658A (en) | Semiconductor integrated circuit device having many input / output terminals | |
| JPH04269856A (en) | Lead frame; semiconductor integrated circuit device using it | |
| JPH1117100A (en) | Semiconductor device | |
| JPH0480931A (en) | Semiconductor device and formation thereof | |
| JPH0399459A (en) | Resin sealed type semiconductor device | |
| JP2834990B2 (en) | Structure of lead frame for quad type semiconductor device | |
| KR960004872Y1 (en) | Lead frame construction in plastic quad flat package for mounting rectangular dies | |
| KR940008340B1 (en) | Leadframe for semiconductor device | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| JP2900914B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR200147422Y1 (en) | Lead on package, metal pattern formation | |
| JPH01255259A (en) | Resin-sealed semiconductor device | |
| KR19980020297A (en) | Lead frame and semiconductor package using same | |
| KR950005454B1 (en) | Plastic encapsulated type semiconductor device | |
| KR200155051Y1 (en) | Lead frame | |
| JPH05304241A (en) | Semiconductor device | |
| JPH07106493A (en) | Lead frame and method of manufacturing semiconductor package using the lead frame | |
| KR20000006788U (en) | Lead frame junction structure in stack package | |
| KR980012384A (en) | Lead frame with different inner lead edge | |
| JPS62188232A (en) | Semiconductor device | |
| JPH02228054A (en) | Semiconductor device |