JPH0480931A - 半導体装置及びその形成方法 - Google Patents

半導体装置及びその形成方法

Info

Publication number
JPH0480931A
JPH0480931A JP2195780A JP19578090A JPH0480931A JP H0480931 A JPH0480931 A JP H0480931A JP 2195780 A JP2195780 A JP 2195780A JP 19578090 A JP19578090 A JP 19578090A JP H0480931 A JPH0480931 A JP H0480931A
Authority
JP
Japan
Prior art keywords
lead
tab
semiconductor device
bonding wire
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2195780A
Other languages
English (en)
Inventor
Hiroshi Watanabe
宏 渡辺
Michio Tanimoto
道夫 谷本
Susumu Okikawa
進 沖川
Fujio Ito
富士夫 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP2195780A priority Critical patent/JPH0480931A/ja
Publication of JPH0480931A publication Critical patent/JPH0480931A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特にタブ吊りリードに支
持されたタブに半導体ペレットを搭載し、この半導体ペ
レットの外部端子とインナーリードとの間をボンディン
グワイヤで接続する半導体装置に適用して有効な技術に
関するものである。
〔従来の技術〕
ＱＦ　Ｐ　　（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）
等のＡＳＩＣ（Ａ　ｐｐｌｉｃａｔｉｏｎ　Ｓ　ｐｅｃ
ｉｆｉｃ上ｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔ）対応
の半導体装置が使用されている。前記半導体装置は、タ
ブ吊りリードで四隅が支持されたタブに半導体ペレット
を搭載し、この半導体ペレットの外部端子とインナーリ
ードとの間をボンディングワイヤで接続し、前記半導体
ペレット及びインナーリードを樹脂封止することにより
構成されている。
前記半導体装置の場合、ユーザ毎に要求が異なるため、
半導体ペレットの仕様及びインナーリードの形状をユー
ザ毎に変更していた。しかし、この方法では、必要とす
るリードフレームの種類が多くなり、半導体装置の形成
工程が煩雑になる。
そこで、共通のリードフレームに種々の半導体ペレット
を搭載し、ボンディングワイヤの引回しを変更すること
により、ユーザ毎の要求に対応する方法が取られている
。
しかし、ボンディングワイヤの引回しを変更する場合、
ボンディングワイヤの長さが長くなる。
ボンディングワイヤの長さが長くなった場合、この後の
ボンディング工程やモールド工程でボンディングワイヤ
同志がショートしてしまう。そこで、ボンディングワイ
ヤを樹脂で被覆した被覆ボンディングワイヤが使用され
ている。
以下に、前記半導体装置の形成方法を簡単に説明する。
まず、半導体ペレットを、リードフレームのタブに搭載
する。前記タブは、その四隅がタブ吊りリードを介して
リードフレームに支持されている。
次に、前記リードフレームを、ボンダの治具上に載置す
る。この治具には、前記リードフレームのタブとインナ
ーリードの間の領域に対応する位置に、前記タブ吊りリ
ードの配置領域を除いて、ボンディングワイヤのループ
形状制御用部材（以後、土手ゴマと言う）が配置されて
いる。ボンディングの終了したリードフレームを取り去
り、新たにリードフレームを載置するために、前記イン
ナーリード、タブ、タブ吊りリードの夫々と、前記土手
ゴマとの間は、所定間隔離されている。
次に、前記半導体ペレットの外部端子とインナーリード
との間を、被覆ボンディングワイヤで接続する。前述し
たように、ボンディングワイヤの長さは長いので、ボン
ディング時にたるみが生じる。ボンディングワイヤにた
るみが生じた場合、ボンディングワイヤの強度が低下す
る。また、ボンディング時には、タブ、インナリードの
夫々は加熱されているので、ボンディングワイヤにたる
みが生じて、ボンディングワイヤがタブやインナーリー
ドと接触した場合、ボンディングワイヤの被覆が溶け、
被覆はがれが生じる。そこで、前記土手ゴマを配置し、
ボンディングワイヤの形状を制御することにより、ボン
ディングワイヤの強度低下や、被覆はがれの低減を図っ
ている。
この後、モールド工程、アウターリードの整形工程等を
行なうことにより、前記半導体装置は完成する。
〔発明が解決しようとする課題〕
しかしながら、本発明者は、前記従来技術を検討した結
果、以下の問題点を見出した。
第６図（従来技術の問題点を説明するための要部平面図
）を用いて、問題点を説明する。
第６図に示すように、タブ吊りリード６、インナーリー
ド７の夫々と、土手ゴマ１１との間は、所定間隔離され
ている。タブ吊りリード６に隣接するインナーリード７
に接続される被覆ボンディングワイヤ８を、同第６図中
実線で示すように配置した場合には、被覆ボンディング
ワイヤ８は土手ゴマ１１上に配置されるので、たるみは
制御される。しかし、同第６図中点線で示すように、タ
ブ吊りリード６に隣接するインナーリード７に接続され
る被覆ボンディングワイヤ８を配置した場合には、土手
ゴマ１１がない領域上に被覆ボンディングワイヤ８が配
置される。つまり、被覆ボンディングワイヤ８が、土手
ゴマ１１から落ちてしまう。この場合、第７図（前記第
６図の１−１線で切った断面に相当する要部断面図）に
示すように、被覆ボンディングワイヤ８にたるみが生じ
被覆ボンディングワイヤ８０強度低下が発生する。
また、被覆ボンディングワイヤ８がタブ５やインナーリ
ード７と接触するので、被覆ボンデインワイヤ８被覆は
がれが発生する。このように、被覆ボンディングワイヤ
８の強度低下や被覆はがれが発生するので、半導体装置
の信頼性が低下するという問題があった。
本発明の目的は、タブ吊りリードを介して支持されたタ
ブに半導体ペレットを搭載し、前記半導体ペレットの外
部端子とインナーリードとの間をボンディングワイヤで
接続した半導体装置において、信頼性を向上することが
可能な技術を提供することにある。
本発明の他の目的は、タブ吊りリードを介して支持され
たタブに半導体ペレットを搭載し、前記半導体ペレット
の外部端子とインナーリード゛との間をボンディングワ
イヤで接続した半導体装置の形成方法において、信頼性
を向上することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
（１）タブ吊りリードを介して支持されたタブに半導体
ペレットを搭載し、前記半導体ペレットの外部端子とイ
ンナーリードとの間をボンディングワイヤで接続した半
導体装置において、前記タブ吊りリードを、その一方の
側に配列されたインナーリードの配列方向に変形する。
（２）前記タブ吊りリードの近傍のインナーリードとタ
ブとの間隔を、他のインナーリードとタブとの間隔より
も大きくする。
（３）前記タブ吊りリードに隣接するインナーリードと
タブ吊りリードとの間隔を、他のインナーリード間の間
隔よりも大きくする。
（４）タブ吊りリードで支持されたタブに半導体ペレッ
トを搭載し、前記タブとインナーリードとの間に前記タ
ブ吊りリードの配置領域を除いてワイヤのループ形状制
御部材が配置された治具上に、リードフレームを載置し
、前記半導体ペレットの外部端子と前記リードフレーム
のインナーリードとをボンディングワイヤで接続する半
導体装置の形成方法において、前記タブ吊りリードを、
その一方の側に配列されたインナーリードの配列方向に
変形し、又は前記タブ吊りリードの近傍のインナーリー
ドとタブとの間隔を、他のインナーリードとタブとの間
隔よりも大きくし、又は前記タブ吊りリードに隣接する
インナーリードとタブ吊りリードとの間隔を、他のイン
ナーリード間の間隔よりも大きくし、前記変形したタブ
吊りリード又はインナーリードに対応させて、前記ワイ
ヤのループ形状制御部材を配置する。
〔作　　用〕
前述した手段（１）乃至（３）によれば、前記タブ吊り
リードに隣接する、または近傍にあるインナーリードに
接続されるボンディングワイヤの配置領域下に、ループ
形状制御部材（土手ゴマ）を配置することができるので
、ボンディングワイヤのたるみは制御される。従って、
ボンディングワイヤのたるみによる強度低下や被覆はが
れは低減されるので、半導体装置の信頼性を向上するこ
とができる。
前述した手段（４）によれば、前記半導体ペレットの外
部端子とインナーリードとをボンディングワイヤで接続
する際に、前記タブ吊りリードに隣接する、または近傍
にあるインナーリードに接続されるボンディングワイヤ
は、前記ループ形状制御部材（土手ゴマ）上に配置され
るので、ボンディングワイヤのたるみは制御される。従
って、ボンディングワイヤのたるみによる強度低下や被
覆はがれは低減されるので、半導体装置の信頼性を向上
することができる。
〔発明の実施例） 以下、本発明の実施例を図面を用いて具体的に説明する
。
なお、実施例を説明するための企図において、同一機能
を有するものは、同一符号を付け、その繰り返しの説明
は省略する。
［実施例Ｉコ 本発明の実施例■のＱＦＰ構造の半導体装置の構成を、
第１図（全体構成の概略を説明するための要部平面図）
を用いて説明する。なお、第１図では、封止用の樹脂等
は図示していない。
第１図に示すように、前記半導体装置は、タブ吊りリー
ド６で四隅が支持されたタブ５上に、半導体ペレットｌ
を搭載している。前記タブ５は、例えば、７　、２　［
ａｍ］角程度の大きさである。前記タブ吊りリード６は
、リードフレームの強度を確保するために、０　、２５
　［＋ａｍ１程度の幅で構成されている。前記半導体ペ
レット１の外周部には、外部端子（ポンディングパッド
）２が複数配置されている。これらの外部端子２は、前
記半導体ペレット１内部の活性領域の配線に接続されて
いる。
前記タブ５の周囲には、所定間隔離れて、インナーリー
ド７が複数配置されている。これらのインナーリード７
の前記タブ５側の端部の配置ピッチは、例えば３００［
μ０１１程度である。これらのインナーリード７と、前
記複数の外部端子２との間は、被覆ボンディングワイヤ
８を介して電気的に接続されている。なお、同第１図に
示すリードフレームは、種々の半導体ペレット１に対応
することができる共通リードフレームである。従って、
前記複数のインナリード７には、被覆ボンディングワイ
ヤ８が接続されないものもある。
前記タブ吊りリード６のタブ５側は、タブ吊りリード６
の一方に配列されているインナーリード７の配列方向に
変形されている。また、このタブ吊りリード６は、前記
タブ５のコーナー（隅）の頂点部分を避けて、クランク
状にタブ５に接続されている。
同第１図中点線で示す位置には、ボンディング時に使用
される治具のループ形状制御部材（１１）（以下、土手
ゴマという）が配置される。この土手ゴマ（１１）の形
状は、前記変形されたタブ吊りリード６の形状に対応し
ている。従って、前記土手ゴマ（１１）は、前記タブ５
のコーナ一部において、タブ５とインナーリード７との
間に、２重に存在する形状である。
以上の説明から分かるように、本実施例Ｉの構成によれ
ば、前記タブ吊りリード６の近傍のインナーリード７に
接続される被覆ボンディングワイヤ８の配置領域下に、
前記土手ゴマ（１１）を配置することができるので、被
覆ボンディングワイヤ８のたるみは前記土手ゴマ（１１
）によって制御される。従って、被覆ボンディングワイ
ヤ８のたるみによる強度低下や被覆はがれは低減される
ので、半導体装置の信頼性を向上することができる。
次に、前記半導体装置の形成方法を説明する。
まず、半導体ペレット１を、タブ５に搭載する。
このタブ５は、リードフレームにタブ吊りリード６を介
して支持されている。また、このタブ吊りリード６は、
その一方の側に配列されたインナーリード７の配列方向
に変形されている。
次に、前記半導体ペレット１を搭載したリードフレーム
を、ボンダの治具上に載置する。この治具上には、第２
図（前記第１図のコーナ一部に相当する領域を拡大して
示す要部平面図）に示すように、土手ゴマ１１が配置さ
れている。この土手ゴマ１１は、前記タブ５とインナー
リード７との間に、前記タブ吊りリード６の配置領域を
除いて配置されている。また、この土手ゴマ１１は、前
記変形されたタブ吊りリード６に対応して配置されてい
る。また、同第２図中上手ゴマ１１に斜線を施した部分
は、土手ゴマ１１とインナーリード７との間隔が大きい
ため、たるみが他の部分よりも大きくなるので、たるみ
を制御するために、高さが他の部分よりも高く構成され
ている。
前記タブ５、タブ吊りリード６、インナーリード７の夫
々と、前記土手ゴマ１１と間は、　０．２５［ｌ］程度
離されている。この間隔は、ボンディングが終了したリ
ードフレームを取り去り、新たに、リードフレームを配
置するための合せ余裕である。また、土手ゴマ１１は、
放電加工で形成されるため、加工精度上０．１５［＋ｕ
＋］程度の幅で構成されている。また、土手ゴマ１１の
高さは、約０．５［ｍｍ］程度であり、前記斜線を施し
た部分の高さは、１　、０　［ｍｍ］程度である。
次に、前記半導体ペレット１の外部端子２とインナーリ
ード７との間を、被覆ボンディングワイヤ８でボンディ
ングする。この被覆ボンディングワイヤ８は、サーモソ
ニックボンディング法でボンディングされるにの被覆ボ
ンディングワイヤ８は、例えば、芯材が３０［μｍ］φ
程度の金線で構成され、被覆材が１［μｍ］厚程度のポ
リウレタン系の樹脂で構成されている。
同第２図中、実線で示す経路で被覆ボンディングワイヤ
８を配置した場合、インナーリード７Ａ乃至７Ｃに接続
されるボンディングワイヤ８の配置領域下には、土手ゴ
マ１１Ａがあるので、これらの被覆ボンディングワイヤ
８のたるみは制御される。インナーリード７Ｄに接続さ
れる被覆ポンデイクワイヤ８の場合、従来の土手ゴマの
形状では、土手ゴマから被覆ボンディングワイヤが落ち
てしまう。これに対して、本実施例Ｉでは、前記インナ
ーリード７Ｄに接続される被覆ボンディクングワイヤ８
の配置領域下には、土手ゴマＩＩＡがあるので、この被
覆ボンディングワイヤ８のたるみは制御される。インナ
ーリード７Ｅに接続される被覆ボンディングワイヤ８の
配置領域下には、土手ゴマＩＩＡ及びＩＩＢがあるので
、この被覆ボンディングワイヤ８のたるみは制御される
。インナーリード７Ｆに接続される被覆ボンディングワ
イヤ８の配置領域下には、土手ゴマ１１Ｂがあるので、
被覆ボンディングワイヤ８のたるみは制御される。
このように、同第２図中実線で示す経路で被覆ボンディ
ングワイヤ８を配置した場合、タブ吊りリード６の近傍
のインナーリード７Ａ乃至７Ｆに接続される被覆ボンデ
ィングワイヤ８の配置領域下には、土手ゴマ１１Ａ及び
１１Ｂがあるので、被覆ボンディングワイヤ８のたるみ
は制御される。
同第２図中、点線で示す経路で被覆ボンディングワイヤ
８を配置した場合、インナーリード７Ａ乃至７Ｃに接続
される被覆ボンディクングワイヤ８の配置領域下には、
土手ゴマＩＩＡがあるので、これらの被覆ボンディング
ワイヤ８のたるみは制御される。インナーリード７Ｄ乃
至７Ｆに接続される被覆ボンディングワイヤ８の配置領
域下には、土手ゴマ１１Ｂがあるので、これらの被覆ボ
ンディングワイヤ８のたるみは制御される。
このように、同第２図中点線で示す経路で被覆ボンディ
ングワイヤ８を配置した場合、タブ吊りリード６の近傍
のインナーリード７Ａ乃至７Ｆに接続される被覆ボンデ
ィングワイヤ８の配置領域下には、土手ゴマ１１Ａ及び
１１Ｂがあるので、これらの被覆ボンディングワイヤ８
のたるみは制御される。
以上の説明から分かるように、本実施例■の半導体装置
の形成方法によれば、タブ吊りリード６の近傍のインナ
ーリード７Ａ乃至７Ｆに接続される被覆ボンディングワ
イヤ８の配置領域下には、土手ゴマＩＩＡ及び１１Ｂが
あるので、被覆ボンディングワイヤ８のたるみは制御さ
れる。従って、被覆ボンディングワイヤ８の強度低下や
被覆はがれの発生は低減されるので、半導体装置の信頼
性を向上することができる。
この後、モールド工程、アウターリードの整形工程等を
行なうことにより、本実施例Ｉの半導体装置は完成する
。
次に、前記半導体ペレット１の大きさを種々変化させ、
被覆ボンディングワイヤ８が土手ゴマ１１から落ちるか
否かを、本実施例Ｉの半導体装置及び従来の半導体装置
について調べた。その結果を、第１表に示す。なお、ボ
ンディングした被覆ボンディングワイヤ８の数は、１万
本である。
以下、余白。
第１表 第１表に示すように、２．５乃至６．５［■ＩＩｌ］角
の半導体ペレット１を、前記タブ５に搭載し、ボンディ
ングした。
第１表から分かるように、本実施例Ｉの構成乃至形成方
法によれば、タブ吊りリード６の近傍のインナーリード
７に接続される被覆ボンディングワイヤ８は、土手ゴマ
１１から落ちないことが分かる。
次に、前記タブ吊りリード６が、タブ５のコーナ一部を
支持しない場合、例えば、Ｄ　Ｉ　Ｐ　（ＤｕａｌＩ　
ｎ−１ｉｎｅ　Ｐａｃｋａｇｅ）構造の半導体装置の場
合を説明する。
第３図（本実施例ＩのＤＩＰ構造の半導体装置の要部平
面図）に示すように、タブ吊りリード６は、その一方の
側に配列されたインナーリード７の配列方向に変形され
ている。また、この変形されたタブ吊りリード６に対応
して土手ゴマ１１が配置されている。
同第３図中実線及び点線で示す夫々の経路で被覆ボンデ
ィングワイヤ８を配置した場合、被覆ボンディングワイ
ヤ８の配置領域下には土手ゴマ１１があるので、被覆ボ
ンディングワイヤ８のたるみは制御される。
以上の説明から分かるように、ＤＩＰ構造の半導体装置
の場合にも、被覆ボンディングワイヤ８のたるみは制御
されるので、被覆ボンディングワイヤ８の強度低下や被
覆はがれは低減される。これにより、半導体装置の信頼
性を向上することができる。
［実施例■］ 本発明の実施例■の半導体装置の概略構成を、第４図（
前記第２図に相当する領域を示す要部平面図）を用いて
説明する。
第４図に示すように、本実施例■の半導体装置は、前記
タブ吊りリード６を直線状に構成し、このタブ吊りリー
ド６で前記タブ５のコーナーの頂点部分を支持すると共
に、前記タブ吊りリード６の近傍のインナーリード７Ａ
乃至７Ｄとタブ５との間隔を、他のインナーリード７と
タブ５との間隔よりも大きくしたものである。また、前
記土手ゴマ１１は、前記変形されたインナーリード７に
対応して配置される。
本実施例■の構成によれば、同第４図中実線及び点線で
示す夫々の経路で、前記タブ吊りリード６の近傍のイン
ナーリード７Ａ乃至７Ｄに被覆ボンディングワイヤ８を
接続しても、これらの被覆ボンディングワイヤ８の配置
領域下に、土手ゴマ１１を配置することができるので、
被覆ボンディングワイヤ８のたるみは制御される。従っ
て、被覆ボンディングワイヤ８の強度低下や被覆はがれ
は低減されるので、半導体装置の信頼性を向上すること
ができる。
次に、本実施例■の半導体装置の形成方法を説明する。
まず、前記実施例Ｉと同様に、半導体ペレット１をタブ
５に搭載する。このタブ５を支持するタブ吊りリード６
は、直線状に構成され、前記タブ５のコーナーの頂点部
分を支持している。また、このタブ吊りリード６の近傍
のインナーリード７Ａ乃至７Ｄとタブ５との間隔は、他
のインナーリ−ド７とタブ５との間隔よりも大きくなっ
ている。
次に、リードフレームをボンダの治具上に載置する。こ
の治具上には、土手ゴマ１１が配置されている。この土
手ゴマ１１は、タブ５とインナーリード７との間におい
て、前記タブ吊りリード６の配置領域を除いて配置され
ている。また、この土手ゴマ１１は、前記変形されたイ
ンナーリード１１に対応して配置されている。本実施例
■の場合、インナーリード７と土手ゴマ１１との間が前
記実施例■の場合のように大きい部分はないので、土手
ゴマ１１の高さを一部高くする必要はない。
すなわち、前記土手ゴマ１１の高さは一定である。
この後、ボンディング工程、モールド工程、アウターリ
ードの整形工程等を行なうことにより、本実施例■の半
導体装置は完成する。
以上の説明かる分かるように、本実施例■の形成方法に
よれば、タブ吊りリード６の近傍のインナーリード７Ａ
乃至７Ｄに接続される被覆ボンディングワイヤ８の配置
領域下には土手ゴマ１１があるので、被覆ボンディング
ワイヤ８のたるみは制御される。従って、被覆ボンディ
ングワイヤ８のたるみによる強度低下や被覆はがれを低
減することができるので、半導体装置の信頼性を向上す
ることができる。
［実施例■］ 本発明の実施例■の半導体装置の概略構成を、第５図（
前記第２図に相当する領域を示す要部平面図）を用いて
説明する。
第５図に示すように、本実施例■の半導体装置は、前記
タブ吊りリード６を直線状に構成し、このタブ吊りリー
ド６で前記タブ５のコーナ一部を避けてタブ５を支持す
ると共に、タブ吊りリード６に隣接するインナーリード
７とタブ吊りリード６との間隔を、他のインナーリード
７間の間隔よりも大きくしたものである。また、前記土
手ゴマ１１は、前記変形されたインナーリード７に対応
して配置される。
本実施例■の構成によれば、同第５図中実線及び点線で
示す夫々の経路で、前記タブ吊りリード６に隣接するイ
ンナーリード７Ａ及び７Ｂに被覆ボンディングワイヤ８
を接続しても、これらの被覆ボンディングワイヤ８の配
置領域下に、土手ゴマ１１を配置することができるので
、被覆ボンディングワイヤ８のたるみは制御される。従
って、被覆ボンディングワイヤ８のたるみによる強度低
下や被覆はがれは低減さ・れるので、半導体装置の信頼
性を向上することができる。
次に、本実施例■の半導体装置の形成方法を説明する。
まず、前記実施例Ｉと同様に、半導体ペレット１をタブ
５に搭載する。このタブ５を支持するタブ吊りリード６
は、直線状に構成され、前記タブ５のコーナ一部を避け
てタブ５を支持している。
また、このタブ吊りリード６に隣接するインナーリード
７Ａ及び７Ｂとタブ吊りリード６との間隔は、他のイン
ナーリード７間の間隔よりも大きくなっている。
次に、リードフレームをボンダの治具上に載置する。こ
の治具上には、土手ゴマ１１が配置されている。この土
手ゴマ１１は、タブ５とインナーリード７との間におい
て、前記タブ吊りリード６の配置領域を除いて配置され
ている。また、この土手ゴマ１１は、前記変形されたイ
ンナーリード７に対応して配置されている。本実施例■
の場合、インナーリード７と土手ゴマ１１との間隔が前
記実施例■のように大きい部分はないので、土手ゴマ１
１の高さを一部高くする必要はない、すなわち、前記土
手ゴマ１１の高さは一定である。
この後、ボンディング工程、モールド工程、アウターリ
ードの整形工程等を行なうことにより、本実施例■の半
導体装置は完成する。
以上の説明から分かるように、本実施例■の半導体装置
の形成方法によれば、被覆ボンディングワイヤ８の配置
領域下には土手ゴマ１１があるので、被覆ボンディング
ワイヤ８のたるみは制御される。従って、被覆ボンディ
ングワイヤ８のたるみによる強度低下や被覆はがれを低
減することができるので、半導体装置の信頼性を向上す
ることができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る タブ吊りリードを介して支持されたタブに半導体ペレッ
トを搭載し、前記半導体ペレットの外部端子とインナー
リードとの間をボンディングワイヤで接続した半導体装
置において、信頼性を向上することができる。
タブ吊りリードを介して支持されたタブに半導体ペレッ
トを搭載し、前記半導体ペレットの外部端子とインナー
リードとの間をボンディングワイヤで接続した半導体装
置の形成方法において、信頼性を向上することができる
。
【図面の簡単な説明】
第１図は、本発明の実施例ＩのＱＦＰ構造の半導体装置
の要部平面図、 第２図は、前記半導体装置の要部に相当する部分を拡大
して示す要部平面図、 第３図は、本発明の実施例ＩのＤＩＰ構造の半導体装置
の要部平面図、 第４図は１本発明の実施例■の半導体装置の要部平面図
、 第５図は、本発明の実施例■の半導体装置の要部平面図
。 第６図は、従来の半導体装置の要部平面図、第７図は、
前記第６図の１−１線が切った断面に相当する断面図で
ある。 図中、１・・・半導体チップ、２・・・外部端子、５・
・・タブ、６・・・タブ吊りリード、７・・・インナー
リード、８・・・被覆ボンディングワイヤ、１１・・・
土手ゴマである。

Claims (1)

  1. 【特許請求の範囲】 １、タブ吊りリードを介して支持されたタブに半導体ペ
    レットを搭載し、前記半導体ペレットの外部端子とイン
    ナーリードとの間をボンディングワイヤで接続した半導
    体装置において、前記タブ吊りリードを、その一方の側
    に配列されたインナーリードの配列方向に変形したこと
    を特徴とする半導体装置。 ２、前記タブ吊りリードの近傍のインナーリードとタブ
    との間隔を、他のインナーリードとタブとの間隔よりも
    大きくしたことを特徴とする前記請求項１に記載の半導
    体装置。 ３、前記タブ吊りリードに隣接するインナーリードとタ
    ブ吊りリードとの間隔を、他のインナーリード間の間隔
    よりも大きくしたことを特徴とする前記請求項１に記載
    の半導体装置。 ４、タブ吊りリードで支持されたタブに半導体ペレット
    を搭載し、前記タブとインナーリードとの間に前記タブ
    吊りリードの配置領域を除いてワイヤのループ形状制御
    部材が配置された治具上に、リードフレームを載置し、
    前記半導体ペレットの外部端子と前記リードフレームの
    インナーリードとをボンディングワイヤで接続する半導
    体装置の形成方法において、前記タブ吊りリードを、そ
    の一方の側に配列されたインナーリードの配列方向に変
    形し、又は、前記タブ吊りリードの近傍のインナーリー
    ドとタブとの間隔を、他のインナーリードとタブとの間
    隔よりも大きくし、又は、前記タブ吊りリードに隣接す
    るインナーリードとタブ吊りリードとの間隔を、他のイ
    ンナーリード間の間隔よりも大きく、し、前記変形した
    タブ吊りリード又はインナーリードに対応させて前記ワ
    イヤのループ形状制御部材を配置することを特徴とする
    半導体装置の形成方法。
JP2195780A 1990-07-23 1990-07-23 半導体装置及びその形成方法 Pending JPH0480931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2195780A JPH0480931A (ja) 1990-07-23 1990-07-23 半導体装置及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2195780A JPH0480931A (ja) 1990-07-23 1990-07-23 半導体装置及びその形成方法

Publications (1)

Publication Number Publication Date
JPH0480931A true JPH0480931A (ja) 1992-03-13

Family

ID=16346844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2195780A Pending JPH0480931A (ja) 1990-07-23 1990-07-23 半導体装置及びその形成方法

Country Status (1)

Country Link
JP (1) JPH0480931A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300462B1 (en) 2000-02-18 2001-10-09 Eastman Chemical Company Process for preparing poly(ethylene-2,6-naphthalene dicarboxylate
US9165868B2 (en) 2013-10-22 2015-10-20 Renesas Electronics Corporation Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300462B1 (en) 2000-02-18 2001-10-09 Eastman Chemical Company Process for preparing poly(ethylene-2,6-naphthalene dicarboxylate
US9165868B2 (en) 2013-10-22 2015-10-20 Renesas Electronics Corporation Semiconductor device
US9536813B2 (en) 2013-10-22 2017-01-03 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US7084490B2 (en) Leads under chip IC package
US6229205B1 (en) Semiconductor device package having twice-bent tie bar and small die pad
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JPH1012658A (ja) 入出力端子を多数有する半導体集積回路素子
JPH04269856A (ja) 半導体集積回路装置
JPH1117100A (ja) 半導体装置
JPH0480931A (ja) 半導体装置及びその形成方法
JPH0399459A (ja) 樹脂封止型半導体装置
KR960004872Y1 (ko) 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JP2900914B2 (ja) 半導体装置および半導体装置の製造方法
KR200147422Y1 (ko) 메탈패턴을 형성한 리드온 칩 패키지
JPH01255259A (ja) 樹脂封止型半導体装置
KR19980020297A (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR950005454B1 (ko) 수지밀봉형 반도체장치
KR200155051Y1 (ko) 리드 프레임(Lead Frame)
JPH05304241A (ja) 半導体装置
JPH07106493A (ja) リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法
KR20000006788U (ko) 스택 패키지의 리드 프레임 접합 구조
KR980012384A (ko) 내부리드 선단이 차별화된 리드프레임
JPS62188232A (ja) 半導体装置
JPH02228054A (ja) 半導体装置
JPH01298757A (ja) リードフレーム