JPH02228054A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02228054A
JPH02228054A JP4650789A JP4650789A JPH02228054A JP H02228054 A JPH02228054 A JP H02228054A JP 4650789 A JP4650789 A JP 4650789A JP 4650789 A JP4650789 A JP 4650789A JP H02228054 A JPH02228054 A JP H02228054A
Authority
JP
Japan
Prior art keywords
tab
lead
semiconductor
semiconductor pellet
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4650789A
Other languages
English (en)
Inventor
Masachika Masuda
正親 増田
Hajime Sato
佐藤 始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4650789A priority Critical patent/JPH02228054A/ja
Publication of JPH02228054A publication Critical patent/JPH02228054A/ja
Pending legal-status Critical Current

Links

Classifications

    • H01L2224/48

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特にパッケージ底面より一方向
にアウターリードが突出されたSIP(Single 
In−1ine Package) 、あるいはZIP
(Zig−zag In−1ine Package 
)方式におけるパッケージ構造に適用して有効な技術に
関する。
〔従来の技術〕
この種のSIPあるいはZIP方式のパッケージ技術に
ついて記載されている例としては、特開昭55−146
952号公報がある。
SIPあるいはZIP方式は、実装基板上における占有
面積が少なく高密度実装が可能である点から注目されて
いる。
このような従来技術にふけるZIP方式によるパッケー
ジ構造を第4図を基に説明する。
同図において、エポキシ樹脂等で構成されたバ7ケ一ジ
本体41の内部には3方向よりタブ吊りリード43によ
って支持されたタブ44を有しており、該タブ44の主
面には銀ペーストあるいは金−シリコン共晶法等の技術
によって半導体ペレット45が接着されている。
上記タブ44の周囲にはインナーリード42bの先端が
それぞれの形状で配置されており、各インナーリード4
2bの先端とそれに対応する半導体ペレット45上のパ
ッド電極46とは金等からなる導電ワイヤ47で電気的
に導通されている。
また、パッケージ本体41の底面からは上記インナーリ
ード42bに連設されたアウターリード42aが一方向
(図では下方向)に突出されており、外部端子を構成し
ている。
〔発明が解決しようとする課題〕
ところが、上記のようにタブ44の3方向からタブ吊り
リード43によってタブ44を支持する構造においては
、図中左右方向に延設されるタブ吊りリード43の存在
によって半導体ペレット45の同図上方にはインナーリ
ード42が入り込むことができない構造となっており、
必然的にこの上方の辺にはパッド電極46を配置するこ
とが不可能であった。
このために、多数のパッド電極46を必要とするロジッ
ク、マイコン製品等ではZIPあるいはSIP方式のパ
ッケージ構造を実現することができず、また、パッド電
極数の少ない製品においても、P L CC(Plas
tic Leaded Chip Carrier )
等のように四方向からアウターリードの突出される製品
と、このZIP等のように一方向からアウターリード4
2の突出される製品とでは、半導体ペレット45上にお
けるパッド電極46の配置を変更しなければならず、同
一の機能を備えた半導体ペレット46であっても、パッ
ケージ方式によって異なる規格のものを用意しなければ
ならず、設計効率あるいは製造効率上不都合を生じてい
た。
本発明は、上記課題に着目してなされたものであり、そ
の目的は、電極パッドが四辺に配置された半導体ペレッ
トにおいてもZIPまたはSIP方式によるパッケージ
ングを可能とし、設計効率および製造効率を向上させて
汎用性の高い半導体装置を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次のとおりである。
すなわち、タブ吊りリードによって、半導体ペレット主
面上の四辺方向のいずれに対してもインナーリードが入
り込むことができるようにタブを支持する構造、とする
ものである。
〔作用〕
上記した手段によれば、たとえば水平方向に延設された
第1のタブ吊りリードから鉛直方向に第2のタブ吊りリ
ードを下ろし、この第2のタブ吊りリードの途中部分で
タブを支持する等の゛構造とすることによって、半導体
ペレットの四辺のいずれの方向へもインナーリードを引
き回すことが可能となる。このため、SIPまたはZI
P方式のパッケージ構造においても四辺にパッド電極を
配置した半導体ペレットを用いることが可能となり、同
一の機能を備えた半導体ペレットを異なるパッケージ方
式で実装することが可能となり、半導体装置の設計効率
および製造効率を大幅に向上させることができる。
〔実施例〕
第1図(a)は本発明の一実施例である半導体装置の平
面図、第1図ら)はその内部構造を示す正面説明図、第
2図はその変形例を示す正面説明図、第3図は本実施例
の半導体装置の外観を示す斜視図である。
本実施例の半導体装置は、その外観は第3図に示すとお
りであり、パッケージ本体Iの底面から一列、方向に所
定ピッチでアウターリード2aが突出されており、この
アウターリード2aはその途中部分で1本毎に互いに離
反する方向、すなわちジグザク状に折曲されている。
このような半導体装置は例えば以下のようにして得られ
るものである。
まず、銅(Cu)あるいはニッケル(Ni)合金等で構
成された板状部材に対してプレスあるいはエツチング処
理を施して所定形状に加工してリードフレームを得る。
このようなリードフレームは、その中央に第1および第
2のタブ吊りリード3a、3bによって支持されたタブ
4が配置され、該タブ4に対して多数のインナーリード
2bが延設された構造となっている。インナーリード2
bは成形時に外部に露出されるアウターリード2aと連
設されており、インナーリード2bの先端は上記タブ4
とは非接触の状態となっている。
タブ吊りリード3a、3bは、本実施例では第1図(b
)に示すようにT字状に配設されており、同図水平方向
に延設される第1のタブ吊りリード3aと、この第1の
タブ吊りリード3aの中央から垂下される第2のタブ吊
りリード3bとで構成されている。タブ4はこの第2の
タブ吊りリード3bの途中部分に支持されており、タブ
4との接続部分において第2のタブ吊りリード3bは分
岐部を有している。この分岐部はペレットボンディング
あるいはハンドリング時等において、タブ4がタブ吊り
リード3bを軸に回転変形してしまわないよう設けられ
ている。
上記タブ4の主面には図示しない銀ペースト等の接着剤
によって半導体ペレット5が装着されている。この半導
体ペレット5は、シリコン(Si)からなる半導体ウェ
ハ上にフォトレジスト技術を用いた所定の拡散工程等を
通じて複数の回路領域をした後、該半導体ウェハをこの
回路領域毎に四角形状に分断して得られるものである。
上記半導体ペレット5の主面上には四辺の周囲に沿って
アルミニウム(A1)の導電材料で構成されたパッド電
極6が配置されており、このパッド電極6は金(Au)
、銅(Cu)またはアルミニウム(A+)等の導電ワイ
ヤ7によってタブ4の周囲にその先端が配置されたイン
ナーリード2bと電気的に接続されている。このような
導電ワイヤ7を用いた接続は、いわゆる公知のワイヤボ
ンディング技術を用いている。
なお、上記導電ワイヤ7は通常、導電材料が露出された
裸線が用いられるが、導電芯線の周囲に絶縁性材料を塗
布した被覆ワイヤを用いてもよい。
このような被覆ワイヤを用いることによってクロスボン
ディング等の複雑な結線が可能となる。本実施例では、
上記クロスボンディングが可能となる結果、下記の利点
を有している。
すなわち、同一機能の半導体ペレット5を、例えばPL
CCからZIFにパッケージ方式を変更する場合、アウ
ターリード2aのピン配列の変更が必要となる。すなわ
ち、アウターリード2aのピン配列は、通常半導体ペレ
ット5のパッド電極6の配置に対応しているため、四方
向にアウターリード2aが配列されているPLCCと、
一方向にのみアウターリード2aが配列されているZI
Fとでは、必然的にピン配列を変更する必要がある。し
かし、被覆ワイヤを用いたクロスボンディングによれば
このピン配列の変換をパッケージ内部で実現することが
でき、パッケージ方式の差異によるピン配列の差異を意
識することなく実装が可能となる。
上記タブ4右よびインナーリード2bを覆う範囲は樹脂
モールド法によって形成されたパッケージ本体1によっ
て封止されており、外部にはアウターリード2aのみが
露出されている。
前述のように、本実施例ではタブ4が上下方向から第2
のタブ吊りリード3bで支持されており、このタブ吊り
リード3bの最上部は左右(水平)方向に延設される第
1のタブ吊りリード3aによって支持されている構造の
ため、タブ4と第1のタブ吊りリード3aとの間に空間
的な余裕部分が形成されている。したがって、この余裕
部分においてインナーリード2bの引き回し配設が可能
となるため、同図において半導体ペレット5からみて上
方へのワイヤボンディングも可能となる。このことはす
なわち、半導体ペレット5の図中上方に位置する辺の周
囲に沿ってパッド電極6を配置することも可能であるこ
とを意味する。
したがって、本実施例によれば半導体ペレット5の四辺
方向の全周にわたってパッド電極6を配置することが可
能となり、SIPまたはZIPにおける半導体ペレット
5のパッド電極6の配置制限を解除することができる。
そのため、例えばSIFとPLCC等の異なるパッケー
ジ方式による半導体装置間において半導体ペレット5を
共用することが可能となり、半導体装置の設計効率およ
び製造効率を大幅に向上させることができる。
なあ、本実施例では第1図(b)に示すように上記第1
のタブ吊りリード3aは、水平方向に直線状に形成され
てはおらず、インナーリード2bの引き回し形状に沿っ
て緩やかに弯曲されている。パッケージ本体1もこの弯
曲形状に対応して、半導体ペレット5の内設された中央
部分の高さ方向の距Mlが最大となり、その周囲にいく
にしたがって小さくなるように構成されている。このよ
うなパッケージ本体lの弯曲形状に沿った面、すなわち
アウターリード2aを下方に配置した状態での頂上面に
は第1図(a)に示されるように、マーキングが施され
ており、半導体装置の仕様の確認が可能となっている。
このように、本実施例では頂上面にマーキングが施され
ていることにより、特に高密度実装状態であっても製品
の識別が可能となる。
また、頂上部が弯曲構造を有しているために、チャック
等の治具がパッケージ本体1間に入りやすくなり、ハン
ドリングが容易になる利点もある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、第3図に示すようなタブ4の支持構造であっ
てもよい。
すなわち、第3図のタブ4は上方より垂下された一対の
L字状のタブ吊りリード31.31によって支持されて
おり、各タブ吊りリード31,3Iはその上方で互いに
離反する直角方向に折曲されて同図水平方向に延設され
ている。このタブ4の支持構造にふいてもタブ4は同図
上部の2点で支持されているため、ペレットボンディン
グ特等におけるタブ4の回転変形が防止されるようにな
っている。このように、第3図に示す変形例によっても
、四辺に沿ってパッド電極6を配置した半導体ペレット
5をSIFまたはZIPのパッケージ本体lに搭載する
ことが可能である。
また、必ずしも第1図および第3図に示したものに限ら
れず、たとえばアウターリード2aを下方にした状態で
タブ4を鉛直方向に延設される第2のタブ吊りリード3
bの、みによって支持した構造であってもよい。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるZIP方式による半導
体装置に適用した場合について説明したが、これに限定
されるものではなく、たとえばSIFにおける半導体装
置に適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、半導体ペレットの四辺のいずれの方向へもイ
ンナーリードを引き回すことが可能となるため、同一の
機能を備えた半導体ペレットを異なるパッケージ方式で
実装することができ、半導体装置の設計効率および製造
効率を大幅に向上させることができる。
【図面の簡単な説明】
第1図(a)は本発明の一実施例である半導体装置を示
す平面図、 第1図(b)はその正面説明図、 第2図は実施例の半導体装置における変形例を示す正面
説明図、 第3図は本実施例の半導体装置の外観を示す斜視図であ
る。 第4図は従来技術における半導体装置の内部構造を示す
正面説明図である。 1・・・パッケージ本体、2a・・・アウターリード、
2b・ ・ ・インナーリード、3a、3b・・・タブ
吊りリード、4・・・タブ、5・・・半導体ペレット、
6・・・パッド電極、7・・・導電ワイヤ、31・・・
タブ吊りリード、41・・・パッケージ本体、42a・
・・アウターワード、42b・・・インナーリード、4
3・・・タブ吊りリード、44・・・タブ、45・・・
半導体ペレット、46・・・パッド電極、47・・・導
電ワイヤ。 2図

Claims (1)

  1. 【特許請求の範囲】 1、パッケージの底面から外部方向に一方向に突出され
    たアウターリードと、パッケージ内において半導体ペレ
    ットの装着されたタブと、タブを支持するタブ吊りリー
    ドとを有し、タブ吊りリードは半導体ペレット主面上の
    四辺方向のいずれに対してもインナーリードが入り込む
    ことができるようにタブを支持していることを特徴とす
    る半導体装置。 2、上記タブ吊りリードはアウターリードを下方に位置
    させた状態で上下方向からタブを支持するとともに、上
    方へのタブ吊りリードは左右方向に分岐されていること
    を特徴とする請求項1記載の半導体装置。 3、アウターリードを下方に位置させた状態でパッケー
    ジの上下方向の高さは、半導体ペレットが内設されてい
    る中央近傍が最大となり、その周辺にいくにしたがって
    小さくなるように形成されていることを特徴とする請求
    項1記載の半導体装置。
JP4650789A 1989-03-01 1989-03-01 半導体装置 Pending JPH02228054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4650789A JPH02228054A (ja) 1989-03-01 1989-03-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4650789A JPH02228054A (ja) 1989-03-01 1989-03-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH02228054A true JPH02228054A (ja) 1990-09-11

Family

ID=12749168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4650789A Pending JPH02228054A (ja) 1989-03-01 1989-03-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH02228054A (ja)

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
JP3226752B2 (ja) 半導体装置の製造方法
JPH06252328A (ja) 半導体素子搭載用のリードフレーム
US4951120A (en) Lead frame and semiconductor device using the same
JP4547086B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JPS60167454A (ja) 半導体装置
JPH03263334A (ja) 樹脂封止型半導体装置
US20090001534A1 (en) Two-sided die in a four-sided leadframe based package
JPH0582582A (ja) 半導体装置
JPH06232315A (ja) 半導体装置用リードフレーム
JPH02228054A (ja) 半導体装置
US9299646B1 (en) Lead frame with power and ground bars
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
KR200169976Y1 (ko) 반도체 패키지
JPH11233668A (ja) Lsiパッケージ
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JP2587722Y2 (ja) 半導体装置
JPH09260413A (ja) 半導体装置およびその製造方法
KR20230102923A (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
JPH06132475A (ja) 半導体パッケージ
JPS58114444A (ja) 半導体装置
JPH02205055A (ja) 樹脂封止型半導体装置
JPH07106462A (ja) 半導体装置