JPH0481072A - プリンタ装置の画像メモリ回路 - Google Patents
プリンタ装置の画像メモリ回路Info
- Publication number
- JPH0481072A JPH0481072A JP2192774A JP19277490A JPH0481072A JP H0481072 A JPH0481072 A JP H0481072A JP 2192774 A JP2192774 A JP 2192774A JP 19277490 A JP19277490 A JP 19277490A JP H0481072 A JPH0481072 A JP H0481072A
- Authority
- JP
- Japan
- Prior art keywords
- address
- image memory
- register
- bit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 1
Landscapes
- Record Information Processing For Printing (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、プリンタ装置に関し、特に、画像メモリに描
画されたデータの読み出しを行なうプリンタ装置の画像
メモリ回路に関する。
画されたデータの読み出しを行なうプリンタ装置の画像
メモリ回路に関する。
［従来の技術］
従来この種のプリンタ装置は、印刷モードとして、非回
転印刷と回転印刷とを有している。非回転印刷では上位
装置から与えられた符号データを復号して、ドツトイメ
ージのまま画像メモリに書き込み、回転印刷ではドツト
イメージを画像メモリに書込む際に回転させていた。
転印刷と回転印刷とを有している。非回転印刷では上位
装置から与えられた符号データを復号して、ドツトイメ
ージのまま画像メモリに書き込み、回転印刷ではドツト
イメージを画像メモリに書込む際に回転させていた。
［発明が解決しようとする課題］
上述した従来のプリンタ装置は、回転印刷モードの際に
、ドツトイメージを回転した後に、画像メモリに書込む
必要があったので、回転印刷時の性能が悪くなってしま
うという欠点があった。
、ドツトイメージを回転した後に、画像メモリに書込む
必要があったので、回転印刷時の性能が悪くなってしま
うという欠点があった。
［課題を解決するための手段］
本発明は、１ページ分の画像メモリを有し、上位装置か
らの符号データに従って１ページのデータを画像メモリ
に展開して出力するプリンタ装置の画像メモリ回路にお
いて、１ワード１ビットのチップで構成される画像メモ
リと、該画像メモリ上の１ビットをアクセスするための
アドレス供給手段と、比回転１回転を通知する記憶手段
と、前記画像メモリの１ワード中の１ビットを選択する
手段とを具備することを特徴とするものである。
らの符号データに従って１ページのデータを画像メモリ
に展開して出力するプリンタ装置の画像メモリ回路にお
いて、１ワード１ビットのチップで構成される画像メモ
リと、該画像メモリ上の１ビットをアクセスするための
アドレス供給手段と、比回転１回転を通知する記憶手段
と、前記画像メモリの１ワード中の１ビットを選択する
手段とを具備することを特徴とするものである。
［実施例コ
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。画像メ
モリ１は１ワード１ビットのメモリチップ１６個で構成
される。制御部２は画像メモリ１のリードライトをコン
トロールする。１スキヤンラインの先頭アドレスはホス
トプロセッサより信号ａを介して第１アドレスレジスタ
３および下位アドレスレジスタ９に書込まれる。印刷の
方向はホストプロセッサより信号ｅを介してモードレジ
スタ８に記憶される。非回転印刷の場合、２ワード目か
らは、第２アドレスレジスタ４からのアドレスがアドレ
スセレクタ５を介して画像メモリ１に与えられる。２ワ
ード目以降は引取り信号ｄで第２アドレスレジスタ４が
１ずつカウントアツプされる。この場合、下位アドレス
４ビットは意味を持たず、したがってセレクタ１１はＢ
を選択し、画像メモリ１の１６チツプ全てがアクセス可
能状態になる。画像メモリ１のデータは制御部２からの
出力信号で読み出されシフトレジスタ１３でシフトクロ
ックに従って１ビットずつｇに出力される。
モリ１は１ワード１ビットのメモリチップ１６個で構成
される。制御部２は画像メモリ１のリードライトをコン
トロールする。１スキヤンラインの先頭アドレスはホス
トプロセッサより信号ａを介して第１アドレスレジスタ
３および下位アドレスレジスタ９に書込まれる。印刷の
方向はホストプロセッサより信号ｅを介してモードレジ
スタ８に記憶される。非回転印刷の場合、２ワード目か
らは、第２アドレスレジスタ４からのアドレスがアドレ
スセレクタ５を介して画像メモリ１に与えられる。２ワ
ード目以降は引取り信号ｄで第２アドレスレジスタ４が
１ずつカウントアツプされる。この場合、下位アドレス
４ビットは意味を持たず、したがってセレクタ１１はＢ
を選択し、画像メモリ１の１６チツプ全てがアクセス可
能状態になる。画像メモリ１のデータは制御部２からの
出力信号で読み出されシフトレジスタ１３でシフトクロ
ックに従って１ビットずつｇに出力される。
一方、回転印刷の場合、２ワード目からは、増分記憶レ
ジスタ６のＡ側の値（第２図のＸ値）と、前のアドレス
値との和を加算器７で求め、この和を次の上位アドレス
として第２アドレスレジスタ４にセットし、この値は、
アドレスセレクタ５を介して画像メモリ１に与えられる
。下位アドレスレジスタ９に格納されているビットアド
レスはデコーダ１２でデコードビットアドレスに対応す
るチップに対するセレクト信号がセレクタ１１を介して
画像メモリ１に与えられる。画像データはセレクタ１４
でセレクトされ１ビットずつｇに出力される。データの
カウントクロックｄの数がＹに達したとき、データカウ
ンタ１０よりキャリー信号ｆが出力され、このとき増分
記憶レジスタ６のＢがセレクトされ、次のスキャンライ
ンの先頭ビットのアドレスが加算器７で演算されて第２
アドレスレジスタ４に格納される。
ジスタ６のＡ側の値（第２図のＸ値）と、前のアドレス
値との和を加算器７で求め、この和を次の上位アドレス
として第２アドレスレジスタ４にセットし、この値は、
アドレスセレクタ５を介して画像メモリ１に与えられる
。下位アドレスレジスタ９に格納されているビットアド
レスはデコーダ１２でデコードビットアドレスに対応す
るチップに対するセレクト信号がセレクタ１１を介して
画像メモリ１に与えられる。画像データはセレクタ１４
でセレクトされ１ビットずつｇに出力される。データの
カウントクロックｄの数がＹに達したとき、データカウ
ンタ１０よりキャリー信号ｆが出力され、このとき増分
記憶レジスタ６のＢがセレクトされ、次のスキャンライ
ンの先頭ビットのアドレスが加算器７で演算されて第２
アドレスレジスタ４に格納される。
［発明の効果コ
以上説明したように本発明は、画像メモリを１ワード１
ビットのチップを用い、回転印刷のときデータ読出し方
向を画像メモリ上で垂直方向とすることによって、プロ
セッサは通常通りすなわち回転操作することなく描画で
き、したがって従来回転印刷のとき要していた時間が不
必要になり、プロセッサの処理速度を見かけ上向上させ
るという効果を奏する。
ビットのチップを用い、回転印刷のときデータ読出し方
向を画像メモリ上で垂直方向とすることによって、プロ
セッサは通常通りすなわち回転操作することなく描画で
き、したがって従来回転印刷のとき要していた時間が不
必要になり、プロセッサの処理速度を見かけ上向上させ
るという効果を奏する。
第１図は本発明の一実施例のブロック図、第２図は画像
メモリの概念図である。 １・・・画像メモリ、２・・・制御部、３・・・第１ア
ドレスレジスタ、４・・・第２アドレスレジスタ、５・
・・アドレスセレクタ、６・・・増分記憶レジスタ、７
・・・加算器、８・・・モードレジスタ、９・・・下位
アドレスレジスタ、１０・・・データカウンタ、１１・
・・セレクタ、 １２・・・デコーダ、 ３・・・シフ ト レジスタ、 １４・・・セレクタ。
メモリの概念図である。 １・・・画像メモリ、２・・・制御部、３・・・第１ア
ドレスレジスタ、４・・・第２アドレスレジスタ、５・
・・アドレスセレクタ、６・・・増分記憶レジスタ、７
・・・加算器、８・・・モードレジスタ、９・・・下位
アドレスレジスタ、１０・・・データカウンタ、１１・
・・セレクタ、 １２・・・デコーダ、 ３・・・シフ ト レジスタ、 １４・・・セレクタ。
Claims (1)
- １ページ分の画像メモリを有し、上位装置からの符号デ
ータに従って１ページのデータを画像メモリに展開して
出力するプリンタ装置の画像メモリ回路において、１ワ
ード１ビットのチップで構成される画像メモリと、該画
像メモリ上の１ビットをアクセスするためのアドレス供
給手段と、比回転、回転を通知する記憶手段と、前記画
像メモリの１ワード中の１ビットを選択する手段とを具
備することを特徴とするプリンタ装置の画像メモリ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192774A JPH0481072A (ja) | 1990-07-20 | 1990-07-20 | プリンタ装置の画像メモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192774A JPH0481072A (ja) | 1990-07-20 | 1990-07-20 | プリンタ装置の画像メモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481072A true JPH0481072A (ja) | 1992-03-13 |
Family
ID=16296801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2192774A Pending JPH0481072A (ja) | 1990-07-20 | 1990-07-20 | プリンタ装置の画像メモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481072A (ja) |
-
1990
- 1990-07-20 JP JP2192774A patent/JPH0481072A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4085445A (en) | Text merge with copies and envelopes | |
| JPS63172665A (ja) | プリンタ制御装置 | |
| JPH0481072A (ja) | プリンタ装置の画像メモリ回路 | |
| US6038692A (en) | Error correcting memory system | |
| JPS60141573A (ja) | ペ−ジ・プリンタ | |
| JPH0357660A (ja) | 強調文字発生回路 | |
| JPS6330256A (ja) | 印字装置 | |
| JPS61239341A (ja) | メモリビジ−チエツク方式 | |
| JPS61140986A (ja) | 文字回転装置 | |
| JPS6374092A (ja) | 印刷装置 | |
| JP4389538B2 (ja) | 画像形成装置 | |
| JPS61246849A (ja) | 動作履歴記憶回路 | |
| JPS5960476A (ja) | 漢字パタ−ンメモリ読出し方式 | |
| JP2908059B2 (ja) | ドットプリンタにおける印刷データ制御装置 | |
| JP3166323B2 (ja) | 画像処理装置 | |
| JPS5929911B2 (ja) | 印字制御方式 | |
| JPH03240572A (ja) | 文字描画機構 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPH0832472B2 (ja) | 印字制御装置 | |
| JPS54145445A (en) | Bubble memory unit | |
| JPS62293289A (ja) | 文字パタ−ン発生回路 | |
| JPH11327406A (ja) | パルスパターン生成回路 | |
| JPS6125170B2 (ja) | ||
| JPS6388657A (ja) | メモリ装置 | |
| JPS63155409A (ja) | 磁気記憶装置 |